基于ATPG的电路抗老化输入矢量控制研究

摘要

随着当前集成电路特征尺寸不断减小，在带来频率功耗等性能的提升的同时，一些严重的电路可靠性问题也逐渐显现。其中负偏置温度不稳定性(Negative Bias Temperature Instability,NBTI)因为会显著导致PMOS的栅极阈值电压上升，被认为是产生电路老化现象的主要物理效应之一。在最为极端的模型中，在10年内由NBTI效应导致的电路时延增长量预测值最大为20％。通过减轻NBTI，可以有效缓解集成电路的老化效应，提高集成电路的可靠性。
　　逻辑门的输入状态会对电路的老化效应产生直接影响，因而集成电路待机模式下的输入矢量也会对电路的老化状态有很大影响，本文由此提出一种基于门故障插入的输入矢量控制方法。首先，根据逻辑门所经过的关键路径数量的不同，在整个电路中先提取出对老化效应影响较大的关键逻辑门，避免了对整个电路进行抗老化防护带来的过大的额外面积和功耗开销。在提取的关键门集合中，插入根据一定规则放置的固定故障，最终由这些固定故障生成的输入矢量可以使得相应逻辑门电路处于老化恢复状态。同时在插入固定故障时考虑了晶体管的堆叠效应，大大减少了实际需要插入的故障数量，仿真数据显示在不同测试电路中的插入故障数均减少到之前的50％以上。得到完整的插入故障列表后，通过自动向量生成工具(Automatic Test Pattern Generation，ATPG)生成的初步的抗老化输入矢量集合。对这些输入矢量集合进行进一步的筛选以得到最优输入矢量。
　　基于门故障的抗老化输入矢量控制方法对于不同的电路需要进行各自相应的计算，得到不同的输入矢量，因此需要加入专门输入控制电路以实现该抗老化方法，本文在板级和芯片级分别设计了硬件实现电路，可以在电路的待机模式下自动加载相应的抗老化输入矢量，同时在活动模式下不对输入端口的正常活动造成干扰。为测试产生的抗老化输入矢量对电路的防护效果，本文提出了一种基于C++程序的测试电路建模和静态时序分析方法。通过读取测试电路的网表文件，建立电路的逻辑门级的时延模型，并通过深度优先遍历和路径拓扑排序的方法将电路中所有存在路径提取出，从而在电路的不同路径上应用NBTI模型进行老化时延的计算。在对ISCAS85测试电路的实验中表明该方法相较于随机输入矢量方法有17％的时延改善量。

目录

声明

致谢

摘要

第一章 绪论

1．1 课题研究背景与意义

1．1．1 集成电路老化效应

1．1．2 老化现象的物理机制

1．2 国内外研究现状

1．3 本文的课题来源和主要工作

1．4 本文的章节安排

第二章 老化模型及研究方法

2．1 老化仿真建模

2．1．1 NBTI效应

2．1．2 晶体管和逻辑门老化模型

2．2 研究方法

2．2．1 ATPG工具在抗老化研究中应用

2．2．2 电路建模及老化仿真方法

2．2．3 HSPICE仿真工具

2．3 本章小结

第三章 抗老化故障插入及关键门选取方法

3．1 抗老化的故障插入原理

3．1．1 考虑晶体管堆叠效应的故障插入

3．1．2 逻辑门种类对故障插入的影响

3．2 在关键门上插入固定故障

3．2．1 老化关键路径的生成

3．2．2 老化关键门的选取

3．3 使用Atalanta工具生成输入矢量集合

3．3．1 故障列表生成算法

3．3．2 生成抗老化的输入矢量集合

3．4 实验结果与分析

3．5 本章小结

第四章 静态时序分析及IVC控制电路的硬件实现

4．1 电路老化时序分析算法

4．2 IVC扫描链电路的设计

4．2．1 板级输入矢量控制电路设计

4．2．2 芯片级输入矢量扫描链实现

4．3 实验结果与分析

4．4 本章小结

第五章 总结与展望

5．1 工作总结

5．2 工作展望

参考文献

攻读硕士期间的学术活动及成果情况