基于RISC架构嵌入式微处理的设计与优化

摘要

处理器核是嵌入式系统与SoC系统的心脏。本文设计了一类基于RISC架构的嵌入式处理器核，并对其进行了各项指标优化。其指令集与Microchip公司PIC16系列相兼容，具有电路规模小，功耗较低的优势。生成的嵌入式处理器IP能够广泛应用于工业控制、仪表仪器、汽车电子等领域。
　　本项目遵循了集成电路与集成系统经典的自上而下的设计流程，从系统划分、代码编写、RTL仿真、FPGA原型验证、到最后电路、版图实现，都对设计做了最大的优化，涉及电路的低功耗设计，锁存器级设计等。
　　本文首先介绍了处理器的发展背景与趋势。然后对设计框架进行了详细的划分，并对时钟系统、流水线进行精密的设计，对重要模块实现做了较详尽的描述与仿真验证。最后，通过物理综合，布局布线，对电路规模与功耗进行了评估，实现了本设计的固核与硬核。
　　得益于项目团队对系统架构的深刻分析，对功能模块的灵活设计、电路详细有效的描述等方面的优势，本设计运用FPGA验证与ASIC实现相结合的设计方法，在系统性能与电路规模和功耗之间做到了科学有效的平衡，在成本和性能之间取得了良好的结合点。
　　本设计为微处理器设计研究奠定了一定的基础，并且在低功耗设计，锁存器级设计积累了项目经验。本设计微处理器可以作为IP核嵌入到SoC等应用场合中。