宽带雷达侦察接收机数字中控设计及FPGA实现

摘要

雷达信号侦察接收机在雷达对抗系统中扮演着十分重要的角色，它是电子干扰系统和雷达威胁告警接收机的基础。本文针对宽带接收机需要同时处理多个信号的特点，基于多级数字信道化和DSP阵列的数字侦察接收机结构，设计了一种以数据缓存管理和计算资源调度为基础的数字中控方案。本文的主要工作包括以下4个方面：
　　1．研究了现代雷达对抗的应用环境和侦察接收机的发展趋势，在介绍数字信道化接收机的基础上给出了基于三级数字信道化的数字侦察接收机的系统结构。在分析DSP的信号处理能力、脉冲流密度等因素的基础上提出了基于DSP阵列的信号处理方案。阐述了侦察接收机数字中控的基本功能，并探讨了它的关键技术和实现方法。
　　2．在分析雷达信号的一阶相位差分特性的基础上，针对某些雷达信号过长而无法对其全部数据进行处理的特点，探讨了雷达信号截断的可行性，并给出了一种简单实用的实现方法。基于三级数字信道化的结构和DSP阵列的信号处理方案，在对比不同缓存方案的基础上，提出了一种具有较强吞吐能力的数据缓存结构，并给出了相应的控制方法。
　　3．研究了并行处理系统结构，分析了DSP阵列的拓扑结构、互连网络、并行任务分配方法等组成并行系统的要素，并探讨了它们之间的相互关系。分析了数据互连网络的特性，并在讨论动态互连网络的基础上给出了数据互连网络的结构和控制策略。
　　4．完成了系统的联调工作，验证了数字中控设计的可行性。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1研究背景及意义

1.2国内外研究动态

1.3内容介绍和章节安排

第二章 宽带雷达侦察接收机系统架构

2.1引言

2.2基于多级信道化的数字侦察接收机结构

2.3信号处理方案设计

2.4数字中控方案设计

2.5小结

第三章 数据缓存方案设计

3.1引言

3.2数据接收方案

3.3信号截取

3.4数据缓存模块设计

3.5小结

第四章 互连网络设计

4.1引言

4.2 DSP阵列拓扑结构设计

4.3数据互连网络

4.4控制策略

4.5数据交换模块

4.6数据排序模块

4.7小结

第五章 系统调试结果

5.1侦察接收机硬件平台

5.2侦察接收机测试平台

5.3数据通路测试

5.4数字中控功能测试

5.5小结

第六章 总结与展望

6.1本文总结

6.2未来展望

致谢

参考文献

攻硕期间取得的研究成果