64通道总线分析仪模块硬件设计

摘要

计算机系统总线是计算机系统发展的瓶颈。在测试领域，测试总线的发展也牵引着虚拟仪器在高速、高精度、Automatic Test Equipment（ATE）技术路线上的发展[1]。但我国在总线的研究和应用上起步太晚，严重缺乏总线驾驭能力[2]。总线测试仪器设备的落后，是这一问题的关键。
　　针对这一现状，本课题设计出一款能方便应用于总线分析的测试模块——总线分析仪模块。此模块以PCI接口作为与上位机通讯端口，以FPGA为核心，实现了集64通道数据采集功能和数据发生功能于一体的总线分析功能，其特点是可以进行连续触发、交互触发以及3种串行总线协议分析。
　　本课题主要内容：
　　1、总线分析仪模块基本硬件电路设计；本课题根据标准尺寸和功能需求，对整个板卡的结构进行了科学设计。针对具体的电路指标，本课题对总线分析仪模块的两个基本部分（数据采集模块和数据发生模块）进行了合理的电路设计和FPGA程序开发；
　　2、总线分析仪模块两工作模式的设计—连续触发和交互触发工作模式；连续触发模式仅对特定数据和对应采集时间进行记录，相比传统模式，其大大减少了存储数据量。这一设计的实现，使本总线分析仪模块能长时间对被测对象进行监测。交互触发模式使两模块的配合不再仅仅是简单叠加组合；
　　3、三种串行总线（1553B、CAN、I2S）协议分析功能的实现；本课题挑选目前应用非常广泛的三类串行总线进行了详细透彻的分析，在前人研究的基础之上，设计出了更为简洁合理的总线触发模块；
　　4、样机的调试与测试；在样机完成后，对样机的各个功能指标进行了调试，最终测试结果表明四台样机全部符合指标要求。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 概述

1.2 总线分析仪的国内外研究现状

1.3 本课题的设计要求及研究内容

1.4 本论文结构安排

第二章 总线分析仪模块硬件总体方案设计

2.1 总线分析仪模块的工作原理

2.2 总线分析仪模块硬件总体设计

2.3 数据采集模块硬件方案设计

2.4 数据发生模块硬件方案设计

2.5 总线分析仪模块触发系统设计

2.6 本章小结

第三章 总线分析仪模块硬件具体实现

3.1 数据采集模块硬件电路详细设计

3.2 数据发生模块硬件电路详细设计

3.3 连续触发模式设计

3.4 数据采集模块与数据发生模块的交互触发

3.5 本章小结

第四章 串行总线协议分析模块设计

4.1 1553B总线协议分析模块设计

4.2 CAN总线协议分析模块设计

4.3 I2S总线协议分析模块设计

4.4 本章小结

第五章 调试与测试

5.1 数据采集单元硬件调试与测试

5.2 数据发生单元硬件调试与测试

5.3 串行总线触发模块调试与测试

5.4 本章小结

第六章 结 论

致谢

参考文献

附录

攻硕期间取得的研究成果