级联码在数据系统中的研究与实现

目录

声明

1 绪论

1.1 研究背景及意义

1.2 国内外研究现状

1.3 论文的主要工作与章节安排

2 弹载数据链信道编码技术分析

2.1 弹载数据链设备组成要素

2.2 弹载数据链信道编码的选择

2.3 级联码硬件实现平台的选择

2.4 本章小结

3 级联码中主要算法的研究

3.1 RS码编译码器

3.1.1 RS码基础

3.1.2 RS编码器原理

3.1.3 RS译码器原理

3.2 卷积码编译码器

3.2.1 卷积码基础

3.2.2 卷积编码器原理

3.2.3 卷积译码器原理

3.3 交织与解交织

3.4 主要算法的MATLAB研究与仿真

3.4.1 RS码译码算法仿真

3.4.2 Viterbi译码算法仿真

3.5 本章小结

4 级联编译码器的FPGA设计

4.1 RS编码器的设计

4.1.1 有限域中元素的运算

4.1.2 编码器的实现与仿真

4.2 RS译码器的设计

4.2.1 伴随式的计算与仿真

4.2.2 关键方程的计算与仿真

4.2.3 错误位置的计算与仿真

4.2.4 错误值的计算与仿真

4.3 卷积编码器的设计与仿真

4.4 卷积译码器的设计与仿真

4.4.1 控制单元模块

4.4.2 分支度量计算模块

4.4.3 加比选模块

4.4.4 路径度量的存储模块

4.4.5 幸存路径管理模块

4.4.6 回溯模块

4.5 交织器与解交织器的设计与仿真

4.6 本章小结

5 系统的FPGA实现与测试分析

5.1 硬件平台与开发环境简介

5.2 级联编码系统的实现与测试

5.2.1 测试条件与结果分析

5.2.2 数据源处理模块

5.2.3 RS编码器与交织器的连接模块

5.2.4 交织器与卷积编码的连接模块

5.3 级联译码系统的实现与测试

5.3.1 测试条件与结果分析

5.3.2 数据源处理模块

5.3.3 Viterbi与解交织器的连接模块

5.3.4 解交织器与RS译码器的连接模块

5.4 单板测试

5.4.1 系统测试结果与性能分析

5.4.2 ILA在线测试

5.5 本章小结

6 总结与展望

6.1 总结

6.2 展望

致谢

参考文献

附录