基于FPGA的射频功放数字预失真技术平台研究与实现

摘要

为了获得更大的输出信号功率，提高功放效率，功放一般会工作在饱和点附近，这样必然带来严重的非线性失真。而采用诸如正交频分复用(OFDM)等现代调制技术的数字视频广播(DVB)，因其信号具有很高的峰均功率比(PAPR)和较宽的带宽，对功率放大器(PA)的非线性失真非常敏感。射频功放的非线性失真还会使得原始输入信号的频谱扩展，从而产生邻近信道干扰，影响其它用户。为了解决这些问题，对功率放大器的线性化是一个有效的方法。基于自适应数字预失真的有记忆功放线性化技术以其实用、方案灵活、成本适中等优势，是现在通信界普遍在应用的一种有潜力的功放线性化技术。
　　 本课题以FPGA为平台对数字电视基带信号进行预失真处理，实现数字电视发射机中功放线性化。该平台方案是解决功放线性化的通用方案，其最大优点就是能在基带数字段进行自适应预失真处理。方案核心FPGA基带处理软件采用的是赛灵思公司的预失真IP核，简化软件开发过程，提高研发效率。围绕该IP核，数字预失真基带处理硬件平台主要由FPGA、DAC与ADC、射频上行链路与下行反馈电路部分组成，外加时钟板及功放板构成了整个预失真系统。整个系统信号数率以及射频频率都比较高，对各部分器件性能都有较高要求。
　　 本文即是以上述硬件平台为基础，围绕数字预失真基带板及其频率合成板调试展开，旨在FPGA中使用DPD IP核实现功放线性化。
　　 本研究所做的主要工作如下：
　　 1、介绍了数字电视以及其信号特点，描述了国内外业界功放线性化研究的现状及发展趋势，本课题的研究目的和意义。
　　 2、分析了功率放大器的非线性对系统性能的影响，给出了衡定功放的性能指标，特别是课题中功放需要实测的功放指标，还研究了现在流行的几种功放线性化技术。
　　 3、介绍了基于FPGA的数字预失真硬件平台方案，详细分析了DPD V2.0 IP核中MircoBlaze处理器运行控制流程以及Virtex4 FPGA的SBRAM在此IP核中的存储分配方式，为后续更好的应用MircoBlaze处理器做好准备。
　　 4、详细调试了本课题频率合成方案，给出了各个时钟芯片在本方案中的应用设计，给出了调试结果。
　　 5、由于方案设计之初的DVB-T数字基带信号源没有如期获得，以及基带板硬件平台指标也未满足反馈信号要求，故非常遗憾不能使用IP核实现最终的DPD。在此种情况下，为了接下来的改进板联调，本文软件部分给出了DPD IP核应用中的FPGA顶层模块设计以及部分软件设计仿真，硬件调试了基带板及功放板，给出了调试后问题解决方法及实测结果。