C频段小步进低相噪频率综合器设计

摘要

本文对锁相环(PLL)、直接数字频率合成(DDS)和正交调制原理进行了介绍,对直接数字频率合成(DDS)方法产生I、Q正交信号的基本理论进行了分析。
　　由于数字器件速度的限制，目前采用数字方式直接产生的中频信号输出频率较低，无法满足系统的要求。我们可以用 DDS产生中频信号、并采用锁相环技术产生本振信号和时钟信号，通过正交调制和混频技术实现信号频谱的搬移，在 C波段输出高性能信号。
　　本课题利用上述方法实现了测控系统小步进频率综合器产生的方案设计。就该方案的主要技术指标进行了论证，并给出了具体的电路设计和测试结果。测试结果表示产品的技术指标达到或超过了系统总体设计要求。该产品在测控系统中工作正常。并总结了设计与调试中的工程经验。C频段测控系统的成功研制对我国测控领域的发展具有重要意义。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 频率合成技术的发展概况

1.2 国内外发展现状与趋势

1.3 项目的背景和意义

1.4 主要工作和成果

1.5 论文结构安排

第二章 基本理论

2.1 锁相环(PLL)技术

2.2 直接数字频率合成技术

2.3 正交调制器原理与分析

第三章 C频段小步进低相噪频率综合器的方案设计

3.1 项目指标要求

3.2 系统原理方案及工作原理

3.3 系统主要技术指标分析与计算

第四章 C频段小步进低相噪频率综合器的实现

4.1 DDS时钟单元的实现

4.2 参考源单元的实现

4.3 本振单元的实现

4.4 DDS及正交混频模块实现

4.5 放大器的选择和实现

4.6 4倍频跟踪环模块的实现

4.7 输出带通滤波器的实现

4.8 结构设计

第五章 系统的调试与测试

5.1 系统调试工具

5.2 专用控制台

5.3 调试步骤

5.4 测试结果

5.5 测试结论

第六章 总结

致谢

参考文献

攻读硕士学位期间参加的学术交流和取得的研究成果