基于CPCI总线的高速数据采集处理模块的设计

摘要

高速发展的现代仪器仪表与自动测试技术促使着人们开发出高性能、高稳定性和易于系统集成的产品。数据采集与处理系统作为自动测试技术的核心，他的采样率、存储深度、分辨率和灵活及稳定性必然得到关注。而基于CompactPCIE、PXI/CompactPCI、VXI等总线的数据采集模块因其便于系统集成和稳定等特点，被广泛应用于自动测试测量和工业自动化领域。所以从提高采集系统带宽、实时采样率和存储深度等方面研究CPCI数据采集处理模块对整个测试系统有重大意义。
　　本文主要从基于CPCI总线的高速数据采集处理模块的硬件实现和数字逻辑设计两个方面进行论述和分析，如数据采集存储逻辑设计和电路设计、DDR2 SO-DIMM控制器设计、CPCI接口电路设计以及数字信号处理逻辑设计等。
　　具体内容包括：
　　1.从研究如何提升系统采样率出发，得出基于时间交替并行采样技术，以1片双通道ADC来构架400MSPS采样设计方案。
　　2.分析采样时钟对采样性能的影响，并依据系统采样时钟设计理论，设计实现了1.5GHz高频时钟产生与转换的方案。
　　3.信号采集前端通道设计。实现高信噪比、高动态范围、信号增益与衰减可控的高速模拟信号通道；
　　4.根据系统存储深度和速度要求，完成基于DDR2 SDRAM SO-DIMM的硬件实现和DDR2控制器的逻辑设计，该控制器能够通过读取DDR2 SDRAM SO-DIMM上的SPD信息实现时间参数和地址位宽自适用。
　　5.利用PLX公司的专用的PCI接口芯片PCI9054实现CPCI接口电路设计和本地逻辑接口实现。
　　6.完成过采样和数字滤波的逻辑设计，提高了采集精度和抗噪性能。
　　该设计实现了DDR2 SO-DIMM的控制，能够对采集的数据进行存储和数字化处理，满足设计指标要求，达到了预期目标。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引言

1.1 课题的研究意义和发展现状

1.2 课题研究目标及主要内容

1.3 本文内容安排

第二章 系统总体方案选择与设计

2.1 基本理论介绍和方案设计

2.2 系统硬件方案设计

2.3 系统逻辑方案设计

第三章 CPCI总线的高速数据采集处理模块硬件设计

3.1 模拟通道部分电路设计

3.2 时钟电路和电源模块电路设计

3.3 CPCI接口电路设计

3.4 数据存储单元与FPGA接口电路设计

3.5 PCB电路板设计

第四章 CPCI总线的高速数据采集处理模块逻辑设计

4.1 CPCI本地总线接口逻辑设计

4.2 高速数据流接收和采集控制逻辑设计

4.3DDR2 SDRAM SODIMM控制器设计

4.4 数据信号处理逻辑设计

4.5 本章小结

第五章 系统测试与验证

5.1 实验平台搭建

5.2 系统硬件调试

5.3 系统整体调试

5.4 调试中出现的问题和解决方法

第六章 结论与展望

致谢

参考文献

附录

攻读硕士学位期间的成果