基于DSP和FPGA的高速高精度数据采集系统

摘要

随着现代测试技术的发展，要求能够对各类微弱信号、高频信号以及复杂信号进行快速、精确的记录和测量，对数据采集系统的采样速率、精度、存储量等提出了越来越高的要求。本文针对这种情况，充分利用DSP(数字信号处理器)强大的控制及数字信号处理能力，配合CPLD/FPGA(复杂可编程逻辑器件/现场可编程门阵列)高速灵活的数字逻辑电路实现能力，提出一种基于DSP+FPGA结构的12位精度数据采集系统，其最大理论采样速率达250MSPS。
　　 系统主要侧重于高采样速率实现方法、数据存储、系统控制、数据传输控制等几个方面的研究：
　　 在采样速率方面，系统采用了双ADC时间交替采样技术，使系统在采样速率250MSPS时仍然保持12位精度，解决了当前的高精度单片ADC的采样速率偏低并难以购买的问题，具有较好的性价比。
　　 在数据存储方面，系统采用分相存储技术，对高速数据流进行分相之后再存储到四片静态随机存储器中，使总存储容量达到1M字。这种方案既解决了大容量静态随机存储器的低存储速度与高速ADC的高速采样数据流之间的速率匹配问题，又达到了用低速的、便宜的大容量存储器实现高速大容量数据存储的目的。
　　 在系统控制方面，通过采用CPLD和FPGA等功能强大的可编程逻辑器件，结合VHDL硬件描述语言编程实现了数据存储控制、触发控制、时钟同步控制等复杂逻辑控制，提高了系统的可靠性和集成度，降低了功耗。
　　 在数据传输方面，用DSP扩展低成本的USB接口芯片，通过固件编程实现了与上位机之间的USB总线通讯，数据传输快而且可靠。
　　 设计的系统具有精度高、采样速率快且可调、数据存储容量大、可触发控制、与上位机之间数据传输快等特点，既可作为独立的数据采集模块运行，也可以与上位机配合完成采集任务，设计比较合理。
　　 课题最后完成了硬件电路设计和相关软件设计，并对电路的主要控制电路进行了仿真分析。通过仿真分析，证明设计方案有效可行，也说明DSP+FPGA是实现高速数据采集的一种理想架构，可以实现数据的高速采集和实时处理。