基于忆阻器的加法器设计及其仿真分析

摘要

随着晶体管特征尺寸的逐步减小，集成电路的尺寸和计算性能逼近极限，CMOS的发展面临着巨大的挑战。忆阻器作为一种新兴纳米电子器件，不但能构成交叉开关，且具有记忆特性，是替代CMOS的理想材料之一。逻辑运算和算术运算是计算机的基本功能，加法运算是算术运算的基础，用加法器实现。因此，设计基于忆阻器的加法器具有重要的理论意义和实践价值。
　　本文的研究围绕基于忆阻器的加法器设计展开，环环相扣，逐步推进。首先，论文详细介绍了忆阻器的基本理论、电气特性、工作原理和常用忆阻器模型并进行了仿真分析。根据忆阻器的电阻开关效应和阻变特性，介绍了基于忆阻器的与门、或门、非门等逻辑门电路的设计方法，提出了基于忆阻器的异或门和同或门，并将它与已有的逻辑门实现方法进行了比较分析。在此基础上，分析了传统加法器中半加器和全加器的逻辑组合，设计了基于忆阻器的半加器与全加器，并通过PSPICE仿真软件进行了验证。最后，通过研究传统n位加法器中串行和并行的进位方式，利用逐位进位的方式将所设计的全加器串联起来，提出了一种改进n位加法器的设计方法，利用PSPICE仿真软件进行了仿真验证，分析并对比了它和现有加法器的速度和耗材等性能，结果表明所设计的n位加法器具有电路结构简单、速度快、功耗低、容错性和稳定性高等优点。
　　本文设计了一种性能优异的n位加法器，为基于忆阻器的算术运算的研究提供了思路，也为未来突破存储和运算分离的冯·诺依曼架构、延续摩尔定律提供了一种解决方案。

目录

封面

声明

中文摘要

英文摘要

目录

1 绪论

1 .1 研究背景与意义

1 .2 忆阻器的研究概况

1 .3 本文的研究内容

1 .4 论文的组织结构

2 忆阻器的特性及模型

2 .1 忆阻器的基本理论

2 .2 惠普忆阻器

2 .3 阿米巴虫忆阻模型

2 .4 本章小结

3 基于忆阻器的逻辑门设计

3 .1 基于忆阻器的蕴含操作

3 .2 逻辑门的设计

3 .3 仿真与分析

3 .4 本章小结

4 基于忆阻器逻辑门的加法器设计

4 .1 半加器

4 .2 全加器

4 .3 仿真与分析

4 .4 本章小结

5 基于忆阻器的n位加法器设计

5 .1 传统的n位加法器

5.2 n位加法器的设计

5 .3 仿真与分析

5 .4 本章小结

6 总结与展望

6 .1 总结

6 .2 展望

参考文献

致谢

附录1 攻读硕士期间发表的论文

附录2 攻读硕士学位期间参加的科研项目