基于ODB++的印刷电路板信号完整性审查的研究

摘要

随着CMOS沟道宽度继续变窄，在单芯片上集成的晶体管数量每两到三年就增加一倍，电路设计的密度和速度不断提高，使得高速电路系统设计的难度大大增加，这样就使得信号完整性在高速电路设计中的重要性凸显出来。
　　传统的电路设计主要依靠工程师的设计经验与电路中使用的器件说明为指导进行设计与验证，与之不同的是，当代高速电路设计需要依靠EDA仿真工具，才能验证设计的正确性与准确性。用于信号完整性仿真的各EDA软件需要使用者具有深厚的信号完整性知识和电路设计理论基础，且绝大多数仿真软件仿真时间过长，不能适应现代电路产品快速设计的要求。另外，目前的信号完整性仿真软件针对不同电路板上出现的相同问题，每次仿真时均需要重新进行参数的设置，不利于工程师间在仿真分析方面的方案传承与共享。为了使具有电路设计能力但信号完整性知识欠缺的电子电路工程师都能使用EDA软件进行电路的信号完整性的审查，并且尽量减少信号完整性审查时间，就需要开发一款使用简单，审查耗时少的且支持不同PCB设计软件的信号完整性审查工具。针对以上问题及需求，本文设计了基于ODB++（Open Data Base）的印刷电路板（PCB）信号完整性审查的EDA软件－PLV(PCB Layout Verify)。
　　本文通过对目前各主流 EDA软件 PCB输出文件格式的分析，介绍了通过ODB++格式文件作为PLV软件显示PCB的方法，并通过ODB++中PCB文件数据格式的分析，验证了基于PCB图形化信息进行信号完整性审查的可行性，并着重通过与业界标准性仿真软件HFSS(High Frequency Simulation Software)进行仿真结果的对比，验证了本文提出的图形化审查的精度。最后重点介绍基于Python脚本语言的审查规则可定制的实现方法。
　　本文实现的信号完整性审查的方法的优点与创新点是：1.由于信号完整性审查规则可由工程师自己编写，且编写方式简单易学，解决了PLV在信号完整性上入门难的问题。每个工程师都可以轻松上手，且编写的审查规则可以供其他工程师使用，使得信号完整性审查规则和方法得到很好的共享和继承。2.PLV软件具有将各EDA设计软件均支持输出的ODB++文件导入的功能，这样使得PLV能够支持工程师使用不同的EDA设计软件，满足了实际中工程师使用的EDA软件多样性问题。3.PLV软件对信号完整性的审查功能基于SI经验规则和理论，具体使用计算公式来进行审查，审查时间极少，解决了传统信号完整性仿真软件大量耗时的问题。
　　通过以上分析，基于 ODB++的 PCB信号完整性审查规则可制定的审查软件PLV，具有使用简单，适合大多数电路工程师进行信号完整性审查的优点，满足了信号完整性审查精度要求，大大减少了人力和时间成本，实际意义显著。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1 信号完整性在高速电路设计中的重要性分析

1.2 信号完整性审查软件需求分析

1.3 课题研究内容

1.4 论文组织结构

第二章 跨EDA平台的信号完整性审查的实现方法

2.1 ODB++及GenCAM文件格式介绍

2.2 基于图形化的信号完整性审查

2.3 基于信号完整性规则可制定的审查

2.4 小结

第三章 信号完整性规则的制定和审查的研究

3.1 单一网络的信号完整性审查研究

3.2 多线网信号完整性审查

3.3 电源分配网络审查

3.4 小结

第四章 基于Python的SI审查规则可制定的实现

4.1 SI审查规则可制定的必要性分析

4.2 SI审查规则可制定的总体设计

4.3 基于Python的编辑器系统设计

4.4 基于Python脚本语言的规则编辑器

4.5 PLV的规则编写与审查界面

4.6 本章小节

第五章 总结和展望

参考文献

致谢

作者简介