具有良好杂散和相位噪声特性的频率合成器研制

摘要

频率合成器在电子设备中有着广泛应用，不同的应用场合对频率合成器的指标有着不同的需求。在频率合成器作为无线电接收机的本振时往往需要其有着良好的杂散、相位噪声等性能指标，本文的研究内容为高性能频率合成器的研制。
　　本文讨论了现有的频率合成器的基本理论，包括锁相环频率合成器的基本原理和频谱特性、DDS频率合成器的基本原理和频谱特性以及组合式频率合成器的基本组成和性能特点。根据设计指标要求选取了DDS激励锁相环的频率合成方案，设计了系统的硬件实现方案并完成了硬件的实物制作。频率合成器的功能性能的测试结果显示能够满足设计指标的要求。
　　首先结合频率合成器的设计要求，对比了单一的锁相环和DDS频率合成方案、锁相环为DDS提供频率源、DDS激励锁相环、DDS作锁相环分频器、DDS与锁相环环外混频和DDS与锁相环环内混频这几种频率合成方案的特点，选取了锁相环为DDS提供频率源这一方案作为本系统的硬件实现方案，给出了系统方案框图。
　　然后设计了频率合成器的硬件电路，采用AD9954作为系统的DDS芯片；选用ADF4002作为锁相环芯片；选择AD8353为放大器的放大芯片；控制器选择MSP430F149并完成了系统软件程序的编写，实现了频率合成器的硬件制作。
　　最后对制作的频率合成器进行了性能指标的测试，频率合成器的最终技术指标如下：频率步进1Hz，外接参考频率9.8304MHz，相位噪声<-110dBc/Hz@10kHz，杂散小于-70dBc，输出功率为4.5dBm±1.5dB，电源电压为+5V，工作电流为200mA±10％。

目录

封面

声明

中文摘要

英文摘要

目录

第1章 绪论

1.1 课题研究的意义

1.2 频率合成器及其发展现状

1.3 研究内容及章节安排

第2章 频率合成基本原理

2.1 频率合成器的技术参数和评价指标

2.2 锁相环频率合成基本原理

2.3 DDS频率合成基本原理

2.4 组合式频率合成器

2.5 本章小结

第3章 频率合成器方案设计

3.1 频率合成器指标需求分析

3.2 频率合成器整体方案设计

3.3 锁相环模块方案设计

3.4 DDS模块方案设计

3.5 放大器模块方案设计

3.6 本章小结

第4章 频率合成器软硬件设计与实现

4.1 硬件电路设计总体方案

4.2 DDS模块的设计与实现

4.3 锁相环模块的设计与实现

4.4 放大模块的设计与实现

4.5 频率合成器软件设计

4.6 本章小结

第5章 频率合成器的测试

5.1 待测技术指标

5.2 测试仪器

5.3 功能和性能测试

5.4 本章小结

结论

参考文献

致谢