辐射探测前端读出集成电路可测性设计技术研究

摘要

本论文源自国家重大仪器专项，重点研究了辐射前端读出电路。设计了一款64通路辐射前端读出电路原型芯片并测试。该研究对设计新颖的读出电路芯片有重要理论意义和工程应用价值。
　　本文的主要研究工作包括：
　　1)开展了低噪声读出前端电子的系统设计方法研究。总结了诸如探测器电容，成形时间等参数对噪声性能的影响。
　　2)开展了读出芯片测试技术的研究，开发了基于FPGA的测试系统，并完成了几款读出芯片的性能评估。
　　3)开展了读出芯片阈值调节DAC的研究，完成了一款基于Current-Steering架构的DAC的电路设计、版图设计和流片测试。
　　4)开展了读出芯片的可测性研究，完成了一款64通路前端读出芯片的设计。提出了多通道数据智能读出方案和增加内部测试电路等技术。采用数字自动综合技术完成数字电路的版图设计，采用混合信号版图布局技术完成了芯片版图设计。
　　本论文的主要创新点包括：
　　1）提出多通道读出芯片的事件驱动型数据智能读出方案，简化了多通道读出芯片的数据传输和多芯片并联工作，为大规模多通道前端读出芯片的设计和测试提供了新思路与实验依据。
　　2）提出了时间甄别器阈值调节和内置测试电路等测试方案，为读出芯片快速有效的测试提供新思路。
　　使用TSMC0.35工艺设计了一款64通道低噪声前端读出原型芯片，裸片尺寸为5000μm×5000μm；通过测试，获得ENC<150e-，能谱分辨率小于5%的指标，达到设计要求。使用TSMC0.18工艺设计了一款12位Current-Steering DAC，裸片大小490μm×390μm；通过测试，验证了结构的合理性，极大地减小了面积。本论文的下一步工作是集成DAC，ADC，以及JTAG等以使整个读出系统更为智能化。

目录

1 绪论

1.1 研究背景及意义

1.2 国内外研究现状

1.3 论文的内容组织

2 辐射探测前端读出电子系统综述

2.1 信号采集

2.2 滤波和成形

2.3 峰值检测与保持

2.4 时间甄别

2.5本章小结

3 读出电路评价指标及测试系统设计

3.1 读出电路评价指标

3.2 前端电路测试系统设计

3.3 测试结果与评价

3.4 本章小结

4 电流型 DAC设计与测试

4.1 比较阈值校准原理

4.2 比较阈值校准DAC设计

4.3 DAC测试与分析

5 64通路读出电路设计与测试

5.1 读出通道架构设计

5.2 读出芯片模块设计

5.3 读出芯片可测性设计

5.4 读出芯片版图设计

5.5 读出芯片仿真

5.6 读出芯片测试

6 总结与展望

6.1 论文工作总结

6.2 论文工作展望

参考文献

致谢

攻读硕士学位期间发表的论文及参与的课题

声明