基于BAP-128的SIMD阵列机系统开发及暗点目标检测算法研究

摘要

BAP-128是浙江大学信息与通信工程研究所自行设计开发的大规模SIMD处理器阵列芯片,基于BAP-128的SIMD阵列处理机系统由宿主机、阵列控制器、处理器阵列、图象数据I/O转角阵列和图象预处理五大模块构成.作者进行了处理器阵列、I/O转角阵列,以及宿主机三个模块的设计开发工作. 处理器阵列是阵列机实现并行处理的核心模块,以SIMD方式并行工作.设计实现的处理器阵列规模为16×64,由8片BAP-128构成,卖现了对256×256、帧频100HZ的红外图象序列的实时多目标检测和跟踪处理.图象数据I/O转角模块是数字图象数据流进出处理器阵列的通道,起转换数据流格式(又称

目录

文摘

英文文摘

第一章绪论

1.1并行处理与并行计算机

1.1.1并行计算机发展简史

1.1.2并行计算机发展现状及前景

1.1.3并行计算机的分类

1.1.4 SIMD并行计算机

1.2 SIMD处理器阵列芯片BAP-128

1.2.1处理器阵列结构

1.2.2位片处理器结构

1.2.3 BAP-128控制指令集

1.2.4 SIMD阵列机构想

1.3点目标检测

1.4本文内容提要

第二章基于BAP-128的阵列处理机系统

2.1阵列处理机系统结构

2.2基于BAP-128的处理器阵列模块

2.2.1总体结构

2.2.2电路板设计

2.3基于BAP-128的图象I/O转角模块

2.3.1总体结构

2.3.2工作原理

2.3.3电路板设计

第三章阵列处理机之宿主机模块

3.1 宿主机模块功能与结构

3.2 TMS320C31存储空间和外部中断分配

3.3 TMS320C31与外接存储器的接口

3.4宿主机与阵列控制器的接口

3.5宿主机与图象预处理模块的接口

3.6 RS-232串行通信接口

3.6.1 RS-232串口数据接收电路

3.6.2 RS-232串口数据发送电路

3.7 RS-485/HDLC串行通信接口

3.7.1 RS-485标准简介

3.7.2 HDLC/SDLC规程简介

3.7.3 RS-485/HDLC串口总体结构

3.7.4 RS-485/HDLC串口发送器

3.7.5 RS-485/HDLC串口接收器

3.7.6 RS-485/HDLC串口用户接口

3.7.7 RS-485/HDLC串口使用实例

3.8宿主机模块系统控制软件

3.8.1宿主机自引导

3.8.2 TMS320C31中断设置

3.8.3宿主机与阵列控制器模块的接口程序

3.8.4宿主机与图象预处理模块的接口程序

3.8.5 RS-232串口的使用

3.8.6 RS-485/HDLC串口的使用

第四章点目标检测算法研究

4.1场景的数学模型

4.1.1目标模型

4.1.2噪声模型

4.2构造最大值递归滤波器

4.3最大值递归滤波器性能分析及优化

4.3.1输入信噪比基本不变

4.3.2输入信噪比逐渐递增

4.4检测与跟踪

4.5试验结果

4.5.1计算机仿真结果

4.5.2阵列机实现结果

4.6主要结论

第五章全文总结

参考文献

致谢