基于多通道TIADC的超高速采样技术研究

摘要

高速采样广泛应用于在雷达回波、粒子物理实验、脉冲激光测距等应用场合。此外，超高速示波器、逻辑分析仪等高端信号采集仪器中，高速采样也是其中的核心模块。在高速采样的实现方式中，时间交替采样技术(Time Interleave ADC)是目前国内外的一项研究热点。
　　 针对TIADC方式的高速采样系统精度不高、通道数量难以扩展的问题，本文重点研究了TIADC系统的几个关键技术:
　　 1)功率分配模块的多路拆分及对称度提升研究。针对功率分配模块的单端/差分转换、信号多路（大于4路）拆分、特征阻抗匹配这三个关键问题，提出一种T型匹配结、射频变压器以及功率分配芯片的混合式功率分配方案。通过仿真与实际测量，功率分配模块具有良好的通道一致性及较低的插入损耗。
　　 2)多相时钟的稳定性与扩展性研究。重点研究了时钟发生器的相位噪声抑制方法、多相时钟的通道扩展方法以及TIADC系统在多通道工作时的采样流程控制优化方案。多相时钟模块的时钟抖动低于200fs，且具有较好的通道扩展性。系统在4GSPS采样率下能达到67dB的信噪比。
　　 3)超高速数据流缓存技术研究。针对48Gbps的超高速数据流，提出了一种基于FPGA乒乓减速机制的数据缓存方案。对于单模块的双ADC高速数据，FPGA实现了双FIFO的12Gbps超高速数据缓存。
　　 最后，对多通道TIADC系统进行4GSPS采样实验。利用高速高精度信号发生器作为输入源，验证了该TIADC系统的各项指标达到了预期的效果。

目录

声明

致谢

摘要

插图目录

表格目录

1．绪论

1．1 多通道TIADC采样技术的研究背景

1．2 TIADC技术的国内外研究现状

1．2．1 高速高精度模数转换技术的国内外研究现状

1．2．2 功率分配器的国内外研究现状

1．2．3 多相时钟的国内外研究现状

1．3 多通道TIADC采样技术的研究内容

1．4 多通道TIADC采样技术的研究意义

2．多通道TIADC系统总体设计

2．1 TIADC系统的设计目标及总体构架

2．1．1 主要性能指标

2．1．2 系统总体构架

2．2 采样阵列及ADC芯片选型

2．2．1 ADC芯片选型

2．3 采样阵列与功率分配的匹配分析

2．3．1 采样阵列输入端的特性

2．4 采样阵列与多相时钟的匹配分析

2．4．1 时钟接口的电平匹配

2．4．2 时钟的噪声匹配

2．5 本章小结

3．高对称度的功率分配模块研究

3．1 射频信号的单端/差分转换

3．1．1 变压器平衡性对采样的影响

3．1．2 射频变压器的多级串联

3．1．3 多级串联仿真

3．2 八分式功率分配模块

3．2．1 模块化功率分配的性能分析

3．2．2 混合型八分式功率分配模块

3．3 ADC输入端的阻抗匹配研究

3．4 本章小结

4．多相时钟的稳定性与扩展性研究

4．1 时钟发生器的相位噪声研究

4．1．1 时钟源器件分析

4．1．2 双锁相环的结构

4．1．3 双锁相环噪声的仿真研究

4．2 多相时钟的通道扩展性研究

4．2．1 延时调节线研究

4．3 采样流程控制

4．3．1 数据整合研究

4．4 本章小结

5．超高速数据流的缓存技术研究

5．1 超高速并行缓存技术的FPGA实现方案

5．1．1 差分转单端模块

5．1．2 DDR数据接收模块

5．1．3 减速模块

5．2 本章小结

6．多通道TIADC超高速采集系统的实现与分析

6．1 采样时钟的固定延时线测试

6．2 系统采样实验

6．2．1 双通道与八通道对比实验

6．2．2 4GSPS系统的频率特性实验

6．2．3 适配误差校正

7．总结与展望

7．1 总结

7．2 展望

参考文献

攻读硕士学位期间取得的科研成果