CMOS图像传感器中高速、低功耗PipelinedADC设计与优化

摘要

功耗无疑已成为模数转换器设计考虑的核心问题.特别是在当今众多的视频处理领域如CMOS图像传感器中,高速的实际应用要求使得模数转换器低功耗设计成为焦点. 基于CMOS图像传感器中芯片级模数转换器高速、低功耗的要求,本文剖析和比较了三种典型高速模数转换器功耗,以确定选取流水线模数转换器(Pipelined ADC).接着从分析流水线模数转换器系统误差来源以及流水线各级精度要求入手,着重对系统结构、MDAC、Sub-ADC、时钟发生器、数字纠错逻辑等五大模块提出优化方案. 整个设计以高速、低功耗为研究重心,通过在系统结构上选取每级1.5位流水线结构；在MDAC中采用高性能、低功耗增强型套筒运算放大器和采样电容缩减技术；在Sub-ADC中使用高速、低功耗动态比较器以及新的Kickback噪声消除技术；在时钟控制上采用改进型两相不交叠时序,实现了适用于CMOS图像传感器芯片级信号处理的10位50MS/s Pipelined ADC. 为把握系统性能指标,在Matlab Simulink中建立理想系统模型,并通过码密度分析和FFT分析分别对理想模型和实际设计系统的静态、动态性能进行比较.分析得出:所设计的流水线模数转换器在50M工作频率下,微分非线性误差小于0.2LSB,积分非线性误差小于0.4LSB；信噪比、信噪失真比和无杂散动态范围分别为61.9dB、61.5dB和75.7dB,有效位数为9.93；并实现系统47.8mW的低功耗设计. 本文的独创性工作包括:1) 流水线每级分辨率与功耗的优化；2) 高性能、低功耗MDAC设计；3) 高速、低功耗动态比较器设计以及有效抑制Kick-back噪声的新技术；4) 改进型两相不交叠时钟；5) Matlab Simulink建模以及对所设计系统进行码密度和FFT分析.

目录

文摘

英文文摘

独创性声明及学位论文版权使用授权书

第一章前言

1.1设计背景

1.2高速A/D转换器结构

1.2.1并行式ADC

1.2.2两步Flash ADC

1.2.3流水线ADC

1.2.4高速ADC的功耗比较

1.3本文工作与论文结构

第二章A/D转换器性能指标

2.1 A/D静态性能参数

2.1.1分辨率(Resolution)

2.1.2量化误差(Quantization Error)

2.1.3失调误差(Offset Error)

2.1.4增益误差(Gain Error)

2.1.5微分非线性(DNL)

2.1.6积分非线性(INL)

2.2 A/D动态性能指标

2.2.1信噪比(SNR)

2.2.2信噪失真比(SINAD or SNDR)

2.2.3有效位数(ENOB)

2.2.4总谐波失真(THD)

2.2.5无杂散动态范围(SFDR)

第三章Pipelined ADC系统设计与分析

3.1 Pipelined ADC的系统结构与设计理念

3.2 Pipelined ADC的误差来源

3.2.1噪声(Noise)

3.2.2比较器的失调误差(Comparator offset)

3.2.3余数放大器的增益误差(Residue Amplifier Gain Error)

3.2.4数模转换器的非线性(Nonlinear DAC)

3.2.5余数放大器的非线性(Residue Amplifier Nonlinearity)

3.2.6建立误差(Settling Time Error)

3.3流水线每级精度要求分析

3.3.1电容的失配和线性度

3.3.2余数放大器精度要求

3.3.3噪声要求

第四章高速、低功耗Pipelined ADC优化设计

4.1 Pipelined ADC系统结构选择

4.2 MDAC的设计与优化

4.2.1高速、低功耗增强型套筒运算放大器

4.2.2 Ahiua型补偿分析

4.2.3开关电容共模反馈电路

4.2.4采样电容与功耗、噪声的优化

4.2.5采样电容缩减技术

4.3高速、低功耗动态比较器的设计

4.3.1比较器结构的选择

4.3.2 Differential Pair动态比较器的分析

4.4改进型两相不交叠时钟电路

4.4.1改进型时钟发生器

4.4.2时钟驱动

4.5数字逻辑纠错技术[37]

第五章10 Bits 50MS/s Pipelined ADC设计与实现

5.1 1.5位/级Pipelined ADC具体电路结构

5.2 MDAC的设计与实现

5.2.1运算放大器的设计

5.2.2采样、反馈电容选取

5.2.3 MDAC仿真结果

5.2.4低功耗实现

5.3 Sub-ADC的设计与实现

5.3.1比较器Kick-back噪声的消除

5.3.2比较器仿真结果

5.4 Sub-DAC的设计与实现

第六章系统建模与系统性能分析

6.1 Matlab系统建模

6.2系统静态性能分析——码密度分析

6.2.1码密度法分析ADC静态性能参数——DNL和INL

6.2.2 Matlab模型DNL与INL分析结果

6.2.3设计系统DNL和INL分析结果

6.3系统动态性能分析——FFT分析

6.3.1频谱泄漏

6.3.2窗函数特性及其选择

6.3.3正弦输入分析信号的频率选取

6.3.4 Matlab模型动态性能分析结果

6.3.5设计系统动态性能分析结果

第七章总结

参考文献

发表论文和科研情况说明

致谢