频率合成器系统及部分关键模块设计

摘要

本文基于charted semiconductor 0.35μmRF工艺库，完成了一种△-∑小数频率合成器的设计。首先从系统级角度详细分析了各个模块对整个系统性能的影响及各模块基本结构形式。重点采用Matlab研究了各部分噪声对整体输出相位噪声的影响；分析比较了不同滤波器结构对整体噪声特性和芯片面积的影响以及压控振荡器增益降低对于系统噪声性能改善和芯片面积减小的重要作用。接着根据项目指标要求，确定了各模块结构，并完成了滤波器、电荷泵、分频器等模块的电路设计;研究了环路带宽与其它环路参数之间的折衷关系；优化了频率合成器的环路参数；本文还研究了一种高速CML(Current mode logic)分频器器件尺寸的计算方法，使得电路设计更为方便。最后通过系统级仿真和SpectreRF电路仿真得到了总体结构的锁定与相位噪声曲线，仿真结果基本相符。 仿真结果表明：该频率合成器输出范围为1800MHz-1930MHz，锁定时间小于350μs，相位噪声在900KHz频偏下小于-120dBc/Hz，满足项目指标要求。

目录

文摘

英文文摘

声明

第一章 绪论

1.1频率合成器概述

1.2频率合成器的研究难点

1.3论文各部分主要内容

第二章 频率合成器基础

2.1频率合成器分类

2.1.1直接模拟频率合成器

2.1.2直接数字频率合成器

2.1.3锁相环频率合成器

2.2频率合成器的基本参数

2.2.1相位噪声(Phase Noise)

2.2.2频率调谐范围(Frequency Tuning Range)

2.2.3建立时间(Settling Time)

2.2.4频率间隔(Frequency Step)

2.2.5频率精度(Frequency Accuracy)

2.2.6毛刺(Spur)

第三章 频率合成器系统分析

3.1频率合成器线性模型

3.2频率合成器行为级仿真

3.3锁相环频率合成器中的噪声源

3.4频率合成器单元结构

3.4.1鉴频鉴相器结构

3.4.2电荷泵结构

3.4.3滤波器结构

3.4.4 VCO结构

3.4.5△-∑调制器及分频器结构

第四章 频率合成器中部分电路模块设计

4.1频率合成器设计指标及结构选取

4.2三阶无源滤波器设计

4.3电荷泵设计

4.3.1电荷泵设计中的非理想效应

4.3.2电路设计

4.4分频器设计

4.4.1分频器整体结构设计

4.4.2 CMLD触发器设计

第五章 系统仿真

5.1系统行为级瞬态仿真

5.2系统电路级瞬态仿真

5.3系统相位噪声仿真

5.4总结与展望

参考文献

发表论文和参加科研情况说明

致 谢