基于高速DSP的千兆以太网嵌入式系统研究

摘要

本文的主要工作内容包括： (1)在实验室研制成功的DSP中央控制电路板基础上，研究新型的基于高速DSP的千兆以太网嵌入式系统整体结构。将系统架构在PCI通信总线之上，利用PCI总线的高速特性，减轻DSP和千兆以太网控制器之间速率瓶颈对系统最高通信速率的限制。 (2)根据TCP/IP原理，研究DSP与千兆以太网控制器的联合工作机制。在数据收发过程中，有效使用硬件机制实现TCP/IP功能，减轻DSP资源消耗。配置、维护接收描述符和发送描述符，减少数据传输过程中的控制信息对PCI总线带宽的消耗，从而减轻软件部分对系统最高通信速率的限制。 (3)根据系统的数据最高通信速率瓶颈，建立基于高速DSP的千兆以太网嵌入式系统模型速率模型，使用Matlab仿真系统的最高速率曲线，选取典型的工作参数，计算了基于高速DSP的千兆以太网控制器嵌入式系统的最高通信速率。系统最高通信速率的理论分析与仿真表明：在优化的工作参数配置下，系统最高工作速率可以达到949Mbps。

目录

文摘

英文文摘

声明

第一章绪论

1.1嵌入式系统通信背景及发展趋势

1.1.1 USB(Universal Serial Bus)技术

1.1.2 IEEE 1394技术

1.1.3 Camera Link技术

1.1.4千兆以太网技术(Gigabit Ethemet)

1.2千兆以太网技术研究现状

1.2.1千兆以太网技术在主干网络、服务器通信中的应用

1.2.2千兆以太网技术在工业相机中(Gige相机)中的应用

1.3本课题研究的目的及主要内容

第二章千兆以太网基本原理

2.1 TCP／IP协议体系结构

2.1.1 IP协议(网际协议)

2.1.2 TCP协议(传输控制协议)

2.2千兆以太网标准概述

2.2.1 1000Base-X技术

2.2.2 1000Base-T技术

2.3本章小结

第三章基于高速DSP的千兆以太网嵌入式系统结构研究

3.1高速DSP+千兆以太网控制器的整体结构

3.2 DSP中央控制单元结构

3.3千兆以太网控制单元结构

3.4 DSP与千兆以太网控制器的PCI通信单元结构研究

3.4.1 PCI接口模块结构

3.4.2地址映射和配置操作

3.4.3 PCI总线的仲裁状态机

3.5本章小结

第四章基于TCP／IP协议的系统通信驱动研究

4.1支持单个连接的TCP服务进程有限状态机研究

4.2网络数据包接收工作机制研究

4.2.1 IP层接收处理中的硬件过滤机制控制及软件管理

4.2.2 TCP层接收处理中的软件管理

4.3网络数据包发送工作机制研究

4.3.1 IP层发送处理中的硬件分包机制控制及软件管理

4.3.2 TCP层发送处理中的软件管理

4.4描述符存储环结构的维护及读写控制

4.5本章小结

第五章系统最高通信速率的理论分析与仿真

5.1基于高速DSP的千兆以太网嵌入式系统最高通信速率评价指标

5.2使用分包机制时系统最高通信速率理论分析

5.2.1千兆以太网控制器部分最高通信速率

5.2.2 PCI总线部分的最高通信速率

5.3使用分包机制时参数优化与最高通信速率公式简化

5.4使用分包机制时系统最高通信速率仿真及分析

5.4.1千兆以太网控制器部分最高通信速率仿真及分析

5.4.2 PCI总线部分的最高通信速率仿真及分析

5.4.3系统最高通信速率仿真及分析

5.5本章小结

第六章总结与展望

参考文献

发表论文和科研情况说明

致 谢