高介电常数CaCu3Ti4O12和NaCu3Ti3NbO12陶瓷的制备与性能研究

摘要

随着近年电子器件向高性能、智能化和微型化方向的发展，高介电材料的研究受到越来越多的关注。CaCu3Ti4O12（CCTO）陶瓷材料由于其高介电常数、高温度频率稳定性在大容量电容器、动态随机存储器等领域有着广泛的应用前景。但通常制备的CCTO陶瓷的介电损耗很大，在实际应用中会导致器件的发热而工作不稳定，不利于作为电子材料的应用。因此，寻找出一种既可以保持CCTO陶瓷材料所具有的高介电常数的优点又能显著地降低介电损耗的有效方法是一个重要的课题。
　　本文采用传统的固相法制备CaCu3Ti4O12陶瓷，研究不同预烧温度时间、烧结温度时间对陶瓷结构与介电性能的影响。本实验制备的CCTO陶瓷在低频下具有很高的介电损耗，且介电常数值很小，1 kHz下仅为110左右。预烧和烧结温度对CCTO陶瓷的介电性能影响也较小。通过改变Cu、Ti的化学计量比会影响低频下的介电性能，并没有提高高频下样品介电常数。
　　此外，本文采取Na全部取代A位Ca，Nb部分取代B位Ti，通过固相法制备了化学组成为NaCu3Ti3NbO12(NCTNO)的陶瓷，并研究了改变Ti/Nb的化学计量比和MnO2掺杂对NCTNO陶瓷显微结构与介电性能的影响。结果表明， NaCu3Ti3NbO12陶瓷表现出了巨介电效应，介电频谱表明电极与陶瓷接触界面的极化效应在室温下很显著。预烧温度对NCTNO陶瓷的介电性能影响较小，烧结温度对晶粒晶界电阻及介电损耗影响较大。在室温下，NCTNO陶瓷介电常数随频率下降很快。烧结温度升高会降低介电损耗。
　　改变Ti和Nb的化学计量比对NCTNO陶瓷的表面形貌和介电性影响较大。Nb含量的增加抑制晶粒生长，使介电常数增加，介电损耗减小，介电损耗峰向高频移动；增加Ti含量则相反。当Ti和Nb的原子摩尔比为2.9：1.1时，介电性能最佳，其相对介电常数在1 kHz下可达到3×104，介电损耗也由1.7降低至0.9。相对介电常数的增大与晶粒尺度的增大无必然联系，而是取决于晶粒晶界电学性质。外加MnO2对NCTNO陶瓷的物相组成和晶粒形状基本无影响。改变MnO2的掺杂含量对陶瓷介电常数影响较小，对介电损耗影响显著。MnO2掺杂比例＞0.5％时，样品的介电常数下降。介电损耗随MnO2含量的增多而升高，由于晶界极化弛豫时间增加，介电损耗峰向低频移动。

目录

声明

第1章 绪论

1.1 电介质的极化和介电损耗

1.2 高介电常数材料

1.3 CaCu3Ti4O12高介电常数材料的晶体结构及研究现状

1.4 课题的提出及主要研究内容

第2章 材料的制备与表征

2.1 实验原料和仪器设备

2.2 陶瓷的制备工艺

2.3 材料的表征

第3章 CCTO陶瓷的制备及性能研究

3.1 预烧温度对陶瓷性能的影响

3.2 预烧时间对陶瓷性能的影响

3.3 陶瓷烧结温度对陶瓷性能的影响

3.4 陶瓷烧结时间对陶瓷性能的影响

3.5 Cu、Ti化学计量比偏移对陶瓷性能的影响

3.6 本章小结

第4章 NaCu3Ti3NbO12陶瓷的制备及性能研究

4.1 预烧温度对陶瓷性能的影响

4.2 烧结温度对陶瓷性能的影响

4.3 Ti/Nb非化学计量比对NaCu3Ti3NbO12性能的影响

4.4 MnO2掺杂对NaCu3Ti3NbO12介电性能的影响

4.5 本章小结

第5章 全文结论和进一步研究建议

5.1 全文主要结论

5.2 进一步工作的建议

参考文献

发表论文和参加科研情况说明

致谢