用于100MHz PHY的CMOS集成时钟恢复电路设计

摘要

时钟恢复电路在通讯系统中扮演着重要角色，它从接收信号中提取出时钟信息，同时调整好相位，以确保数据转换电路的正确采样，因此它的性能直接影响了接收机的误码率。 本文从时钟恢复的基本原理出发，比较了包括数字时钟恢复、DLL时钟恢复、D/PLL时钟恢复以及反馈时钟恢复在内的多种方案，最后采用基于Hogge鉴相器的三阶锁相环时钟恢复方案。通过采用双环结构，该方案有效地消除了时钟恢复系统中通常存在的捕获范围问题；同时，通过对环路参数的优化以及对环路中振荡器压控增益的降低，时钟恢复电路在获得较低抖动的条件下实现了片内集成。 本设计采用0.25um四层金属标准CMOS工艺，完成了时钟恢复电路的系统设计、电路设计和版图设计，有效芯片面积约为0.15mm2，功耗仅10mW，远低于文献上介绍的同类时钟恢复电路。在各种工艺角、温度以及供电电源条件下的仿真结果均表明，本电路能够准确恢复出接收信号的时钟信息，其相位偏差小于200ps，时钟抖动的峰峰值小于150ps。

目录

文摘

英文文摘

南开大学学位论文版权使用授权书和原创性声明

第一章绪论

1.1系统简介

1.2时钟恢复电路的参数指标

1.2.1时钟的相位偏差

1.2.2时钟的抖动

第二章锁相环

2.1锁相环的线性模型

2.2二阶锁相环

2.3Ⅱ型二阶锁相环

2.4电荷泵锁相环

2.5三阶电荷泵锁相环

2.6延时锁相环

2.7相位噪声与抖动

2.7.1周期抖动

2.7.2相位功率谱密度与电压功率谱密度

2.7.3相位噪声

2.8锁相环的噪声性能

2.8.1输入噪声的影响

2.8.2压控振荡器相位噪声的影响

第三章时钟恢复的原理

3.1接收信号的功率谱

3.2时钟的恢复

第四章系统方案

4.1时钟恢复框架的选取

4.1.1延时锁相环

4.1.2 D/PLL时钟恢复方案

4.1.3反馈方案

4.1.4总结

4.2鉴相器的选用

4.2.1鉴频鉴相器的改进结构

4.2.2 Hogge鉴相器

4.3系统框架及环路参数的设计

4.3.1系统框架跟工作原理

4.3.2环路参数的设计

第五章电路设计

5.1 Slicer的设计

5.2电荷泵

5.2.1电荷泵的简单结构及其对系统性能的影响

5.2.2工艺偏差对电流失配的影响

5.2.3沟道长度调变效应的影响

5.2.4电荷共享效应的影响

5.3环路滤波器

5.4压控振荡器

5.4.1压控振荡器的参数指标

5.4.2压控振荡器的结构

5.5电源分配及版图布局

第六章仿真结果

6.1 Slice跟环路延时单元的仿真结果

6.2鉴相器/电荷泵的仿真结果

6.3压控振荡器的仿真结果

6.4环路特性的仿真结果

6.5整个系统的仿真结果

第七章结论

附录

附录A：计算NRZ、RZ信号功率谱密度的MATLAB源程序

附录B三阶电荷泵锁相环的闭环传输特性

B.1相位裕度最大

B.2电阻偏大

B.3电阻偏小

B.4振荡器相位噪声的影响

参考文献

致谢

个人简历