基于SOPC技术的可程控波形发生器设计

摘要

本文对基于SOPC技术可程控波形发生器的设计进行研究，在设计的过程中采用了Altera公司生产的EP2C80208C8芯片为的主芯片，依附片内的32位的NiosⅡ软核处理器，结合DDS和SOPC技术，并利用Verilog语言的软件式设计硬件的方法，开发了一个具有可控性的任意波形发生器设备，该设备具有性价比和实用性。
　　 本设计采用了硬件和软件相结合的方式实现可程控波形发生器。文中首先扼要叙述了波形发生器的发展状况、研究目的和主要研究内容；接着对本课题研究所涉及的相关技术进行说明，在简要介绍了基于SOPC开发技术的基础上提出了本系统的总体设计方案和实现原理；其后着重对DDS模块的设计进行论述，并采用Verilog描述语言在FPGA上实现了DDS模块的逻辑功能；其次介绍的是系统的硬件电路设计和各个单元的功能；再次进入到系统的软件部分设计，在完成NiosⅡ系统的定制和系统控制程序编写的基础上，通过下载线连接后对系统进行编程、下载、调试和验证，并把程序固化到FLASH中；最后对系统的测试结果进行详细分析和对存在的不足提出改进。
　　 通过试验结果表明，采用基于SOPC的可程控波形发生器的设计方案与一般的波形发生器生成的波形相比，采用该方案生成的波形具有波形平滑、无毛刺、波形稳定性好、频率稳定度和分辨率高等众多优点；同时存在系统升级方便、节约硬件成本等诸多优势；而且其硬件电路简单，改变存储器波形数据即可改变输出波形，可方便应用于实际工作中。

目录

文摘

英文文摘

1 绪论

1.1 波形发生器的概述

1.2 国内外发展状况

1.3 课题研究目的

1.4 本课题的主要研究内容、途径及论文内容安排

2 SOPC系统扼要简述和系统总体方案的设计

2.1 基于Nios Ⅱ的SOPC片上系统设计

2.1.1 SOPC系统的开发流程

2.1.2 Nios Ⅱ软核处理器简介

2.1.3 Avalon总线简介

2.1.4 HAL系统库

2.2 SOPC技术在任意波形发生器的应用

2.3 系统总设计方案和实现原理

2.3.1 系统的片外设备设计

2.3.2 系统的片上系统设计

2.4 系统的基本功能和性能指标

2.4.1 基本功能

2.4.2 性能指标

3 FPGA中逻辑实现DDS模块

3.1 DDS技术简介

3.2 DDS技术在波形发生器中的应用和构成

3.3 实现DDS的三种技术方案

3.4 基于Verilog HDL的DDS模块设计

3.4.1 相位累加器

3.4.2 相位码—幅度码变换电路

3.4.3 相位码—幅度码转换的压缩编码方案

3.4.4 项层模块DDS的Verilog HDL语言描述

3.5 DDS模块的仿真结果

4 系统的硬件电路设计

4.1 系统主芯片的选择

4.2 外围电路

4.2.1 FLASH电路设计

4.2.2 SDRAM存储器电路设计

4.2.3 串行配制器件EPCS4电路设计

4.2.4 RS232串口电路设计

4.2.5 晶振及电源电路设计

4.2.6 键盘接口电路和控制器设计

4.2.7 LCD电路设计

4.2.8 D/A转换电路设计

4.3 放大电路

5 系统集成与软件部分设计

5.1 NiosⅡ系统的定制

5.1.1 搭建NiosⅡ系统

5.1.2 添加PLL模块

5.1.3 添加DDS模块

5.1.4 按键去抖模块

5.2 系统软件的开发

5.2.1 软件部分设计流程图

5.2.2 键盘中断

5.2.3 串口通讯和数据译码

5.2.4 DDS和LCD的控制

5.3 程序的固化与调试

6 测试结果分析

6.1 系统的仿真

6.2 测试结果

6.2.1 波形测试结果

6.2.2 频率测试结果

结 论

参考文献

攻读硕士学位期间学术论文及科研情况

致 谢