首页> 中文学位 >大规模集成电路自动布局布线设计方法的研究
【6h】

大规模集成电路自动布局布线设计方法的研究

代理获取

目录

文摘

英文文摘

独创性声明和关于论文使用授权的说明

第一章概论

1.1大规模集成电路的设计流程

1.2后端设计流程

1.3 SOC和IP复用

第二章标准单元法VLSI设计

2.1标准单元设计方法概述

2.2自动抽象版图生成

2.3逻辑综合

2.3.1逻辑综合工具Build Gates介绍

2.3.2 Build Gates功能

2.4深亚微米自动布局布线

2.4.1深亚微米自动布局布线(SE_DSM)介绍

2.4.2 SE_DSM设计流程

2.4.3 SE_DSM具体步骤

2.5静态时序分析

2.5.1静态时序分析器( Pearl)的介绍

2.5.2 Pearl的功能

2.6数字功放的投片验证

2.6.1数字功放研究的现状和意义

2.6.2数字功放的研究内容

2.6.3数字功放的后端设计

第三章硬IP核复用的研究

3.1硬IP核复用的方法

3.1.1硬核IP复用及自动布局布线的传统流程

3.1.2硬核IP复用及自动布局布线的新流程

3.1.3层次式的硬核IP复用方法

3.2 ICC和DFII简介

3.2.1 ICC的设计流程

3.2.2 ICC和DFII的使用方法

3.2.3准备数据

3.2.4数据的类型及表达定义

3.3建立自主单元库

3.3.1建库流程

3.3.2 C9794sch电路

3.3.3自主建立单元库

3.3.4调用模块

3.4自动布局布线

3.4.1布局

3.4.2规则文件的定义

3.4.3 ICC布线

3.5 DRC

3.6设计实例与实验结果

3.6.1层次式划分结构重组

3.6.2顶层互连线的生成

3.6.3试验总结

第四章80C51IP核的设计

4.1 80C51的FPGA的设计

4.1.1 80C51的概述

4.1.2存储区结构

4.1.3位操作和布尔逻辑

4.1.4寻址方式

4.1.5处理器状态

4.1.6电源控制

4.1.7中断系统

4.1.8内置定时/计数器

4.1.9内置UART

4.1.10其他功能

4.1.11设计

4.1.12实现

4.2 80C51的FPGA的验证

4.2.1 80C51的总体的框图

4.2.2设计的限制

4.2.3 FPGA的实现

4.2.4综合统计表

4.2.5测试文件

4.3 80C51的物理设计

第五章总结

附录1

附录2

附录3

附录4

参考文献

致谢

展开▼

摘要

该文主要研究使用Cadence公司的 SE (Silicon ensemble)、Ambit、Pearl、Veril og_XL等工具开展自动布局布线的工作,将前端设计好的Verilog或VHDL的原文件方便地转换成可应用于后端自动化的物理设计,并用Virtuoso_XL 和 ICC(IC-Craftsman)工具自主设计建立单元库,将版图编辑,布局,布线及验证集中在一个设计环境里,使设计者可以做任何自动布局布线需要的事情.大规模集成电路的自动布局布线技术技可能完成的设计和达到的性能如下:多引擎自动布局布线平台SEDSM支持多个优化布局引擎的应用,可以在深亚微米(最小尺寸<0.25μm)的领域进行复杂的,高性能的,多达6层金属互联的定制设计.提供2层库的兼容性,带有可选的自动模块布局功能,可提供极高的密度,可布通率和自动化程度并且大幅度提高布线速度.对于上百万门设计具有最优的可布性.可以对单个模块或整个芯片进行静态时序分析,确定出组合电路或时钟电路的关键路径,并进行 SPICE处理,缩短了电路仿真的时间.可以采用混合晶体管和门级分析技术以满足精度和速度的双重要求.可以支持常见的使用模型和普通的数据库格式综合百万门片上系统设计.大规模集成电路自动布局布线技术定位于集成电路设计的物理设计过程、它可以调节设计的自动化级别、提供了对版图中关键元件进行手工设计的能力、从而既可以缩短设计的周期又能达到很好的性能.同时,可以根据客户的要求增加库的单元或者改变单元的形状,使设计者在一些独特的,具有苛刻要求的模拟,数字和混合信号IC设计中能得到显著的提高.另外,该文提出的设计在整个的设计任务中将结合连接性和约束以达到1 00%的LVS与DRC的正确性、参数化单元提供快速精确的器件的生成.还具有丰富的自动化及交互式特征、可支持数字及模拟设计风格.实践证明,我们设计的参数化单元同相应的布线器结合起来可以大大减少设计高质量版图所必须的时间.共同的约束语法可使设计者捕获自己的设计思想及通过分享别人的设计经验来提高产品的质量.除此之外,还能改善电路性能,加速上市时间.该文所描述的技术已经经过数字功放的投片试验,80C51的前后端接合,万年历电路的IP硬核复用等得到不同程度的验证,填补了西南在这方面的空白,对SOC的设计提出了有益的尝试.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号