成对载波多址系统中干扰信号时延的估计算法研究

摘要

本文对成对载波多址系统中干扰信号时延的估计算法进行了研究。文章在建立系统通信模型的基础上，分析了干扰对消过程，重点研究了干扰信号时延的估计算法，并通过仿真实验，得到了满意的结果。主要工作包括：1、介绍PCMA技术的基本概念与分类，分析其原理，然后建立了系统的基带传输模型。重点讨论了干扰对消过程和信号抑制技术，对几个关键参数的估计进行了分析。2、提出了干扰信号时延的捕获算法并进行计算机仿真。该算法基于统计随机信号检测的基本理论，采用串行捕获的方式，并且利用自适应门限值作为判决门限，完成捕获。3、提出了干扰信号时延的跟踪算法并进行计算机仿真。以数字通信中的迟-早门环路为基础，提出了适用于PCMA系统的跟踪环路，并且利用插值的方法实现了时延差的微调，得到全数字化的设计结构。4、给出了整个时延估计算法的FPGA实现结构，对其中的各个模块的可实现途径进行了详细的讨论，完成其硬件描述语言VerilogHDL的设计，给出了硬件仿真结果，验证了算法的可行性。

目录

文摘

英文文摘

独创性声明及关于论文使用授权的说明

第一章引言

第二章PCMA系统概述及其关键技术分析

第三章干扰信号时延的捕获

第四章干扰信号时延的跟踪

第五章干扰信号时延估计算法的硬件仿真实现

第六章全文总结

致谢

参考文献

个人简历、在学期间的研究成果