数字下变频的抽取滤波器组的ASIC设计

摘要

数字下变频是软件无线电的核心技术之一。其基本功能是从高速中频数字信号中提取所需的窄带信号，将其下变频为基带信号，降低数据率，以供后续DSP器件作进一步处理。 抽取滤波器组是数字下变频中的核心模块，它通过抽取、滤波将下变频后的高速信号降速，使其能够满足后级器件处理速度的要求。时域上对信号进行抽取会导致其频谱的扩展与混叠，因此，需要设计满足抗混叠要求的数字滤波器，且该滤波器性能的好坏直接影响数字下变频器的性能。 本文首先介绍了数字下变频原理和基本结构，对其主要算法：CORDIC算法、分布式算法、重采样理论、反馈控制理论等分别进行了适当讨论。 本文研究了抽取滤波器组中各滤波器理论，采用折叠技术和复用技术优化HB滤波器结构，采用分布式算法优化FIR滤波器结构，降低了电路功耗，节约了硬件资源。 根据上述讨论的算法，本文设计了抽取滤波器组中CIC模块、HB模块和FIR模块的RTL实现结构。 本文从ASIC设计流程入手，介绍数字下变频电路为保证芯片成功而采取的一些特殊策略，如复位机制和存储器设计方法等，以及基于0.13um工艺库进行综合、可测性设计、静态时序分析、布局布线时遇到的具体问题与解决方法。 为了验证根据本文提出的设计方法设计的数字下变频芯片性能，本文最后讨论了数字下变频的系统建模、FPGA验证与ASIC芯片测试方法，并对测试结果进行了分析。 本论文中所讨论的算法与ASIC芯片设计方法等已在论文作者参与的高速数字下变频芯片项目中实现。本数字下变频设计采用0.13um工艺成功流片，该芯片工作正常，性能良好，达到性能指标要求。本论文在数字下变频的ASIC设计与实究成果，具有通用性、可移植性，有重要的理论及经济价值。

目录

文摘

英文文摘

论文说明：图表目录、缩略词表、主要数学符号列表

声明

第一章绪论

1.1数字下变频技术简介

1.1.1软件无线电的发展概况

1.1.2数字下变频技术的发展概况

1.2本论文的课题背景及本人工作

1.3本论文的内容安排

第二章数字下变频原理及主要算法

2.1数字下变频原理概述

2.1.1数字下变频结构

2.1.2数字下变频基本原理与工作流程

2.1.3影响数字下变频器性能的主要因素

2.2数字下变频的性能指标

2.2.1 NCO最高分辨率

2.2.2噪声抑制比

2.2.3抽取因子

2.2.4主流数字下变频芯片的技术指标

2.3数字下变频的主要算法

2.3.1 CORDIC算法

2.3.2分布式算法

2.3.3重采样理论

2.3.4反馈控制理论

2.4本章小结

第三章抽取滤波器组的算法研究

3.1 CIC模块

3.1.1 CIC滤波器原理

3.1.2 CIC滤波器的性能分析

3.1.3输出溢出问题

3.1.4输入数据位宽计算

3.1.5数据跨时钟域传递

3.2 HB模块

3.2.1 HB滤波器原理

3.2.2 HB滤波器设计方法

3.2.3应用折叠技术优化HB滤波器结构

3.2.4应用复用技术优化HB滤波器结构

3.3 FIR模块

3.3.1 FIR滤波器原理

3.3.2采用分布式算法的FIR滤波器设计

3.3.3 DA-FIR和MAC-FIR的比较

3.3.4采用并串结构的DA算法节约查找表资源

3.3.5对称系数结构FIR滤波器的DA算法

3.4本章小结

第四章抽取滤波器组的RTL设计与实现

4.1 CIC模块的RTL设计与实现

4.1.1 CIC模块的系统框图

4.1.2数据跨时钟域传递

4.1.3 CIC模块的仿真波形

4.2 HB模块的RTL设计与实现

4.2.1采用折叠技术的HB滤波器

4.2.2采用复用技术的HB滤波器

4.2.3 HB模块的仿真波形

4.3 FIR模块的RTL设计与实现

4.3.1 FIR滤波器的实现框图

4.3.2查找表的初始化

4.3.3移位寄存器模块

4.3.4 FIR模块的仿真波形

4.4本章小结

第五章数字下变频电路的ASIC实现

5.1 ASIC设计流程

5.2复位信号的设计与实现

5.2.1同步复位与异步复位

5.2.2异步复位的同步撤离

5.3存储器的设计与实现

5.3.1 RAM的规格与规模

5.3.2存储器内建自测试

5.4综合需要注意的问题

5.4.1对双时钟域的处理

5.4.2可以忽略的警告

5.5 可测性设计需要注意的问题

5.6静态时序分析需要注意的问题

5.6.1 Prime Time和Astro时序分析不一致的情况

5.6.2对时序违约的处理

5.7布局布线需要注意的问题

5.7.1电源设计

5.7.2引脚位置

5.7.3宏模块布局

5.7.4时钟树综合

5.8设计的版图结果

5.9本章小结

第六章数字下变频芯片建模与验证测试

6.1数字下变频的系统建模

6.1.1用MATLAB建立定点模型

6.1.2用FDATool工具设计FIR滤波器系数

6.2 FPGA验证与测试

6.2.1 FPGA测试平台

6.2.2 FPGA测试方式

6.3 ASIC芯片测试

6.3.1 ASIC芯片测试平台

6.3.2 ASIC芯片测试方式

6.3.3存储器内建自测试

6.3.4 ASIC芯片功能测试

6.4本章小结

第七章结论与展望

7.1结论

7.2未来展望

参考文献

致谢

个人简历、在学期间的研究成果及发表的学术论文