VDR声音数据采集卡的设计

摘要

2004年12月IMO MSC第79次会议正式通过SOLAS公约第Ⅴ章的修正案，强制要求在2010年7月1日以后，所有从事国际航行的船舶必须至少安装有S-VDR或VDR。 驾驶室声音和通讯声音是VDR或S-VDR必须记录的数据项。国际上要求VDR记录的声音带宽为150～6000Hz。国际电信联盟(ITU)制定的G.722.1语音编码标准音频带宽为50～7000Hz，满足VDR或S-VDR对声音带宽的要求。G.722.1相对简单，易在DSP实现。 目前，采用DSP+G.722.1语音编码标准实现VDR声音压缩的文章尚未见公开发表。本文研究的目的是设计采用G.722.1语音编码标准的VDR声音数据采集卡。本文从系统硬件、DSP软件和FPGA软件三个角度进行声音数据采集卡系统设计。本文设计的VDR声音数据采集卡，可同时采集5路声音数据，24小时连续记录数据总量小于1.2G，通过PC104总线与上位机交换数据。论文完成了VDR声音数据采集卡的软硬件设计、实现了音频数据的压缩存储和回放。对其音频响应进行测试，测试结果为恢复信号电平变化小于6dB。 本文设计的VDR声音数据采集卡为研制或改进VDR设备提供了技术支持。 本文分为五章： 第一章简要介绍VDR和S-VDR的发展和市场前景。 第二章介绍了VDR声音采集卡的系统方案设计和硬件设计。硬件采用FPGA+DSP结构设计。其中DSP部分完成声音数据的采集和压缩，FPGA部分实现数据的缓冲，并通过PC104总线和上位机交换数据。 第三章从3个部分详细介绍了DSP的软件设计：DSP主程序、DSP初始化程序和DSP数据处理程序。 第四章从五个部分详细介绍FPGA程序的设计：FPGA顶层模块的设计、HPI_port模块的设计、SRAM_port模块的设计、SRAM_reader模块的设计和ISA port模块的设计。 第五章音频响应性能实验。

目录

文摘

英文文摘

声明

第一章绪论

1.1 VDR发展概况

1.2船舶“黑匣子”的市场

1.3课题背景和本人所作工作

第二章系统方案和硬件设计

2.1设计基本要求

2.2系统方案设计

2.3系统硬件设计

第三章DSP程序设计

3.1数据流设计与DSP存储空间的分配

3.2 DSP主程序的设计

3.3 DSP初始化程序的设计

3.3.1 DSP PLL设置

3.3.2存储器空间的配置

3.3.3 AIC23B芯片和McBSP串口的初始化

3.3.4 DMA通道的初始化

3.3.5 McBSP与DMA的启动

3.4数据处理程序的设计

3.4.1通道分离程序的设计与实现

3.4.2 HPI数据收集程序的设计于实现

3.4.3采样率变换子程序设计与实现

第四章FPGA程序设计

4.1 FPGA顶层程序框图

4.2 HPI_port模块设计

4.2.1 HPI_port模块相关设计

4.2.2 HPI_port模块地址管理

4.2.3 HPI_port模块数据传输设计

4.2.4HPI_Port 模块接口时序设计

4.2.5 HPI_port块传输逻辑实现

4.3 SRAM_port模块设计

4.3.1 SRAM总线冲突与解决

4.3.2 SRAM_port模块接口与时序设计

4.3.3 SRAM_port模块实现

4.4 SRAM_reader模块设计

4.4.1 SRAM_reader模块相关设计

4.4.2 SRAM_reader模块接口与时序设计

4.4.3 SRAM_reader模块实现

4.5 ISA_port模块设计

4.5.1 ISA_port模块相关设计

4.5.2 ISA_port模块接口与时序设计

4.5.3 ISA数据上传操作

4.5.4其他操作

4.5.5 ISA_port模块的实现

第五章音频响应实验

5.1实验目的和方法

5.2实验系统

5.3实验

第六章结论

致谢

参考文献

附录

在学期间的研究成果