高速数字信号处理硬件设计及频率测量算法的实现

摘要

在电子侦察中，需要对通信信号进行搜索、捕获、参数估计、调制识别，解调等工作。由于电子侦察中的信号通常处于被动接收状态，并具有宽频带、多调制方式、多信号、同步序列未知等特点，电子侦察往往采用宽带接收机，进行高速率的采样以适应不同的码率及调制方式，其后的解调过程需要采用较复杂的信号处理方式。因此电子侦察的实现对信号处理系统的处理能力提出了较高要求，同时为达到实时性，还要求信号处理系统具有多任务并行处理能力。 本文基于对电子侦察中信号处理技术的分析，设计了高速数字信号处理板的硬件方案。该方案采用了高性能并行DSP处理器+大容量FPGA逻辑器件进行信号处理，并具有高速AD接口、大容量数据存储和高速数据传输能力。本文选用四片目前性能最好的浮点DSP处理器ADSP TS201S并采用外部总线和链路口混合数据耦合的方式构成了信号处理板的核心--并行DSP处理器模块。本文完成了整个信号处理板的硬件设计以及用FPGA实现了频率测量算法。本文设计了一种新的基于FPGA实现的函数逼近方法，将其用于频率测量算法的硬件实现时，可以有效的提高运算速度，并减少占用的硬件资源。 本文主要工作如下： 1.分析电子侦察中的信号处理技术，结合高速数字信号处理的特点，完成了高速数字信号处理硬件板的方案设计。 2.完成了高速数字信号处理硬件板的各部分电路设计。这其中包括混合耦合模型下的并行DSP处理器主体及外围电路设计方案，FPGA的高速数字接口模块设计，高速AD接口设计，DSP的底层程序设计，USB接口、固件程序、驱动程序、上位机程序的设计，系统电路板原理图和PCB图的设计和仿真； 3.完成了整个硬件系统的调试与测试，各部分指标满足系统设计要求。 4、分析了基于相位差的单频信号频率估计算法，设计了一种新的基于FPGA实现的函数逼近方法，并将其用于单频信号频率估计算法的FPGA实现。

目录

文摘

英文文摘

声明

第一章绪论

1.1高速数字信号处理硬件实现技术的发展和研究意义

1.1.1高速数字信号处理硬件实现技术的发展

1.1.2研究意义和应用前景

1.2国内外发展动态

1.3本文的主要工作

第二章系统方案设计

2.1系统设计方案的确定

2.2系统各部分功能的定义

2.3本章小结

第三章系统各部分电路设计

3.1多ADSP TS201S处理器系统设计

3.1.1 ADSP TS201S处理器简介

3.1.2多ADSP TS201S处理器的连接模型

3.1.3多ADSP TS201S处理器的接口设计

3.1.4多ADSP TS201S处理器的存储器组织

3.1.5多ADSP TS201S处理器的初始化引导程序设计

3.2 ADSP TS201S处理器的外围电路设计

3.2.1系统时钟设计

3.2.2复位电路设计

3.2.3 JTAG仿真电路设计

3.3 USB2.0通信接口设计

3.3.1 USB2.0芯片CY7C68013简介

3.3.2硬件设计

3.3.3 USB固件开发

3.4 FPGA设计

3.4.1 FPGA模块划分

3.4.2 AD数据接收模块

3.4.3 USB Slave FIFO控制模块

3.4.4 DSP共享总线DMA接口模块

3.4.5链路口通信模块

3.4.6 SDRAM控制器模块

3.5系统电源设计和功耗估计

3.6高速电路板设计技术

3.7本章小结

第四章系统调试

4.1调试前的准备工作

4.2系统调试过程

4.3电源、时钟和复位电路调试

4.4 DSP部分电路调试

4.5 FPGA部分电路调试

4.6 USB接口电路调试

4.7 AD动态性能测试

4.8本章小结

第五章单频信号频率估计算法及其FPGA实现

5.1频率估计算法及其性能比较

5.1.1 Kay频率估计算法

5.1.2 Kim频率估计算法

5.1.3 ILP频率估计算法

5.1.4频率估计算法性能比较

5.2基于FPGA实现的函数逼近新方法

5.2.1对函数定义域的区间映射

5.2.2基于交错点分段的最佳一致逼近方法

5.2.3 FPGA实现

5.3频率估计算法的FPGA实现

5.4本章小结

第六章全文总结

致谢

参考文献

附录

个人简历、发表论文和获奖情况