动态可重构FPGA的电路测试技术研究

摘要

随着基于SRAM的FPGA的集成度的提高，使得能够在较短的开发周期内实现复杂的电路。但是在对安全性有严格要求的应用领域，如航空，航天，基于SRAM的FPGA不能保证足够可靠。主要障碍在于在这种环境下面，FPGA对于辐射很敏感。国内外有很多关键应用都要求使用可靠性的技术，同时又要求使用FPGA实现系统设计，以达到节省体积，方便维护的目的。FPGA易受外界环境干扰，需要采用特殊的设计方法，以达到高可靠性和可测性的目的。 现有的容错技术大部分是基于辐射加固器件和芯片级三模冗余的故障掩盖技术。辐射加固和三模冗余技术成本高，没有完全利用FPGA的可重构特性。采用具有动态重构技术的FPGA可以节省功耗，提高性能。动态重构计算系统可以实现在线诊断，故障容错和可靠性。可重构计算技术结合了生产标准化和应用定制化的特点，将是未来很长一段时间内计算机系统结构领域的发展方向。 本论文研究的课题来源于863计划项目，本设计采用双模冗余和BIST测试的故障检测方法，使用FPGA内嵌处理器控制FPGA配置的动态自重构技术，实现了容错系统。具有可适用于多种类型电路，在线检测响应速度快，电路检测故障覆盖率高，自修复等特点。 本文首先讨论了课题的研究背景和意义，易受干扰的FPGA结构，以及故障检测方法和故障恢复方法的发展现状和趋势，并介绍了动态重构技术原理，然后重点阐述了基于双冗余和BIST测试的故障检测方法，包括具有BIST功能的被测电路设计和电路控制模块设计。然后重点阐述了基于嵌入式处理器的FPGA动态自重构系统设计方法，包括系统硬件设计，片上系统的软件设计和动态自重构设计。最后进行了全文总结，并提出了一些设计上的改进意见。

目录

文摘

英文文摘

声明

第一章绪论

1.1课题背景及意义

1.2相关技术的发展和研究现状

1.3课题的主要工作

1.4论文结构及内容安排

第二章干扰环境下的FPGA

2.1 FPGA的分类

2.2基于SRAM的FPGA的结构

2.2.1基于SRAM的FPGA的通用模型

2.2.2可配置逻辑块(CLB)

2.2.3布线资源

第三章现有的故障检测和恢复方法

3.1故障检测方法

3.1.1冗余和并发错误检测

3.1.2离线检测和内建自测试

3.1.3巡回检测

3.2系统恢复方法

3.2.1硬件级修复

3.2.2配置级修复

3.2.3系统级修复

第四章FPGA重构技术

4.1重构系统类型

4.1.1按重构发生的时间分类

4.1.2按重构单元粒度分类

4.2重构设计方法

4.2.1基于差异的部分重构

4.2.2基于模块的部分重构

5.1系统总体方案

5.2内建自测试结构

5.2.1测试矢量生成器

5.2.2线性反馈移位寄存器

5.2.3响应分析器

5.3 BIST设计

5.3.1测试矢量生成模块

5.3.2响应分析模块

5.3.3 BIST控制模块

5.3.4 BIST设计仿真结果

5.4控制模块设计

第六章容错方法设计

6.1通用片上系统设计流程

6.1.1系统级设计

6.1.2细节设计

6.1.3设计实现

6.2动态重构系统硬件设计

6.2.1 FPGA的配置方式

6.2.2软硬件划分

6.2.3动态重构控制器

6.2.4总线宏

6.3动态重构系统软件设计

6.3.1 EDK硬件设计

6.3.2 EDK软件设计

6.3.3项层设计综合

6.3.4动态模块设计综合

6.4.动态重构系统实现

6.4.1设计工具

6.4.2建立设计目录

6.4.3 HDL设计描述和综合

6.4.4设计约束文件

6.4.5静态电路实现

6.4.6动态模块实现

6.4.7融合

6.5实验结果

第七章功耗和稳定性分析

7.1系统时间段

7.2 MTTF

7.3配置文件

第八章总结与展望

致谢

参考文献

附录

攻硕期间取得的研究成果