SDH抖动测量电路算法设计及硬件实现

摘要

随着通信技术的发展，光同步数字传送网(SDH)以其速率统一、光接口与帧结构统一等特点而逐渐成为主要的传送网体制。在传输过程中，多种原因会造成数字信号在特定时刻相对于其理想参考时间位置发生短时间偏移，这种偏移定义为抖动。抖动的产生原因主要有：各类噪声、定时滤波器失谐、码间干扰、映射及指针调整等等。
　　 为尽量延长光纤通信系统的中继距离，必须要求系统组成部件的固有抖动要小，中继设备的抖动增益要小，以限制抖动积累。通常评价数字信号的传输质量一是测试误码率，二是通过抖动测试检查数字链路的质量。通过抖动测试可以详细了解系统的抖动特性，分析网中抖动积累的叠加规律，找出改进措施、提高传输质量。因此抖动测试是绝对必要的。
　　 本论文主要围绕SDH 抖动测量的关键技术开展研究开发工作。
　　 论文阐述了SDH 抖动测量技术的研究背景、意义和国内外的技术现状及发展趋势，分析了SDH 抖动产生原因和影响，通过对ITU-T 抖动相关的标准协议的深入研究，提炼出标准中对抖动测量的具体要求；
　　 根据ITU-T 对抖动测量的具体要求，论文分析了SDH 抖动测量电路的设计原理，给出了采用锁相环实现的SDH 抖动测量电路设计结构；
　　 对SDH 抖动测量电路的设计结构中的主要组成部分，论文给出了算法设计，用Matlab/Simulink 工具进行算法级建模与仿真，主要包括抖动信号源、抖动测量锁相环和抖动测量滤波器；算法级仿真结果验证了所设计的算法能够达到设计要求。这部分为本论文的重点和难点。
　　 在SDH 抖动测量电路的算法设计得到仿真通过后，论文对所设计的算法进行硬件电路实现，包括RTL 设计、仿真和FPGA 原型验证。RTL 设计采用Verilog HDL 编写代码，RTL 仿真工具采用Cadence的NC-verilog，FPGA 实现采用了Xilinx的Virtex5 器件。RTL 仿真和FPGA原型验证结果表明，本论文SDH 抖动测量电路设计能够完成SDH 抖动信号产生及测量功能。