基于FPGA的高速并行Turbo码译码器的研究与设计

摘要

Turbo码于1993年由 C.Berrou提出,在低信噪比下具有接近 Shannon理论极限的优异译码性能,引起了人们极大的研究热情。随着通信系统朝着高速率数据传输的方向发展,数据传输速率的要求高达上百兆,而 Turbo码复杂的迭代译码算法给通信系统引入了较高的延迟,限制了 Turbo码的应用。因此,Turbo码当前的研究热点之一,是设计资源消耗较小的硬件可实现的高速 Turbo码译码器。
　　本文首先进行 Turbo码编译码算法的理论分析,在此基础进行 Turbo码编译码系统的仿真分析,尤其分析了码的误比特性能和译码复杂度,然后在两者间权衡确定设计参数,并利用 Xilinx ISE开发软件完成了基于 FPGA的 Turbo码编译码器的设计与仿真。同时,针对 Turbo码译码延迟过高造成系统吞吐率降低的问题,对 Turbo码分块并行译码结构进行改进和优化,使得 Turbo码编译码器的系统吞吐率显著提高,而且有效节省了硬件资源,降低了译码复杂度。此外,针对 Turbo码的并行译码结构,提出了一种与之相匹配的 QPP交织/解交织的实现方案,其不仅能够向译码器提供无冲突的并行实时前后向交织图样,而且实现复杂度较低,资源消耗较少,具有硬件可实现性。
　　在 MATLAB/Simulink环境下,结合 System Generator开发工具,搭建测试系统对 Turbo码编译码器进行仿真,验证 Turbo码编译码器的正确性及其译码性能。仿真测试结果表明,所设计的 Turbo码编译码器在系统吞吐率、误码性能和硬件资源消耗三个方面均达到了预期的设计目标。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

§1.1 研究背景

§1.2 国内外文献分析

§1.3 选题依据

§1.4 研究目标与内容

§1.5 研究成果与论文结构安排

第二章 Turbo码的编译码算法及仿真分析

§2.1 Turbo码的编码算法

§2.2 Turbo码的译码算法

§2.3 系统仿真分析及设计参数选择

第三章 高速并行译码方案的研究与设计

§3.1 Turbo码译码结构的分析与优化设计

§3.2 QPP交织/解交织实现方案的设计与改进

第四章 基于FPGA的Turbo码译码器设计与仿真

§4.1 Turbo码译码器总体优化设计

§4.2 基于FPGA的Turbo码译码器的顶层设计

第五章 Turbo码编译码器的验证与测试

§5.1 仿真环境及仿真流程介绍

§5.2 Turbo码编译码器的仿真与验证

§5.3 Turbo码编译码系统的仿真与测试

第六章 总结与展望

§6.1 总结

§6.2 展望

参考文献

致谢

作者在攻读硕士期间主要研究成果