Time-interleaved ADC数字校正系统的研究与实现

摘要

随着数模混合信号系统的广泛应用，作为数字域和模拟域接口的ADC系统，其应用领域也越来越广，系统对ADC的要求也越来越高。在很多电路系统设计中，ADC已经成为制约系统工作频率的瓶颈。因此高速高精度 ADC设计也成为当下的研究热点。时间交织结构的ADC是实现高转换速率的一种十分有效的方法。然而其通道间的失调、增益和采样时间失配，极大地影响了时间交织ADC系统输出的信噪比。
　　本论文正是针对上述问题，以时间交织ADC系统通道间失配及其校正系统设计为主要的研究对象，在深入分析通道间失调、增益和采样时间失配来源及原理的基础上，设计了一种针对时间交织ADC通道间失调失配和增益失配的前后台校正相接合的方案。并搭建了该校正方案的Simulink模型，在对该时间交织ADC系统进行了详细的建模分析和验证后，证明了该方案的可靠性和实用性。并在满足设计规格书中指定性能指标的前提下，确定了系统中各项参数的极限指标，为后续的数字设计提供了很好的理论模型和设计参考。接下来简要介绍了校正系统的结构和各模块的功能，同时，根据时间交织 ADC校正系统主要应用在高速 ADC设计中，工作频率较高的特点，本文分析了模型中存在的制约系统工作频率的瓶颈，并介绍了高速数字设计中常用的流水线技术和电路交织技术的原理及这些技术在本系统中的应用。最后介绍了本设计从代码编写到仿真验证、数模混合仿真等数字ASCI实现过程及逻辑综合、自动布局布线，静态时序分析等数字后端设计流程。