基于FPGA结构高速PCIe总线传输系统设计与实现

摘要

PCI Express(PCIe)作为新一代总线接口，凭借其自身诸多优势一经推出就得到迅速发展。其有效的解决高速数据传输系统数据的吞吐量问题，广泛应用到雷达、卫星、测量等领域。然而由于协议本身的复杂性，真正研发出支持PCIe芯片的公司寥寥无几。众多IC设计者选用专用的PCIe芯片作为解决方案，其相对而言失去了协议本身的灵活性。
　　本文采用带有PCIe硬核Stratix IV系列EP4SGX230KF40I4作为控制芯片，设计与实现了基于FPGA(Field Programmable Gate Array)的PCIe X4架构高速数据传输系统。该设计方案能保证在较大的传输带宽前提下，还可以针对实际情况设置PCIe硬核配置以满足需求，有效的推广PCIe的应用范围。主要内容如下：
　　1、研究了PCIe协议原理，并对协议分层进行简单介绍。介绍了PCIe协议中的三种路由方式以及PCIe设备配置空间。
　　2、硬件系统采用Qsys设计流程。硬件系统中包括PCIe硬核、SGDMA软核和Chip Memory等模块，PCIe硬核实现PCI Express1.0协议，SGDMA核实现了分散/聚集(Scatter/Gather) DMA硬件逻辑。在此基础上，测试了系统DMA读写数据吞吐量，其为后续硬件系统改进提供了参考依据。介绍实际项目中硬件逻辑和相关寄存器。
　　3、在上文描述的硬件系统开发出对应的驱动程序。基于WDM模型开发出Windows系统的驱动程序，基于Linux内核3.10.52开发出中标麒麟下的驱动程序。文中详细描述了驱动程序中应用到技术和机制，中断处理结构的设计是本文重点和创新点。在此中断处理结构和SGDMA硬件逻辑共同基础下，能实现多个通道并发启动DMA操作，有效提高了系统整体吞吐量。
　　4、根据用户需求，将访问硬件操作封装成函数接口，设计出相应动态链接库(DLL)。通过中间层DLL的封装，能进一步保证用户安全的操作硬件设备，从而提高系统稳定性。
　　5、使用软件测试界面程序测试系统整体性能，其中Windows下使用MFC开发，Linux下使用QT开发。在测试界面程序中，测试驱动在通道FIFO队列半满中断和定时器中断模式下，每个通道数据吞吐量。
　　测试结果表明整套系统性能满足实际工程指标，能够应用到实际工程中。