Ka波段频率合成器技术研究

摘要

频率源是雷达、通信等电子系统的心脏，并且在制导、射电天文学、临床医学等领域也有重要意义，其性能的好坏直接影响各电子系统的指标[1]。本文对Ka波段的频率合成技术进行了杂散、相噪、变频速度、体积等方面的研究，研制出了综合性能优异的频率合成源。
　　首先，本文对频率合成技术基本理论进行了阐述，分析了各种技术的优劣，结合文章的指标要求，并进行指标初步核算之后，确定了以DDS驱动PLL为框架结构的方案。
　　然后，在DDS驱动PLL的基本框架之上，对方案进行具体的设计。最终信号要求为Ka波段，为了降低设计难度，先实现X波段的信号输出，再经过3倍频实现最终的Ka频段输出。为了解决低相噪的要求，采用VCO输出先下变频再分频的方法，使得反馈回路的分频比大大减小，从而有效降低相噪。为了达到输出低杂散的要求，应尽量减小DDS的输出频率及带宽。本文先采用固定本振，分频比N可变的方法来实现，测试发现某些频点不能锁定；然后改用固定分频比 N，本振切换的方法来实现。最终发现后者可以解决前者在某些频点不能锁定的情况。
　　最后，将系统级联测试，得到最终的测试结果为：输出频率为34~36GHz；相位噪声优于-90dBc/Hz@1KHz；杂散优于-60dBc；频率分辨率优于53Hz；跳频时间优于7微秒（33.9GHz跳至36GHz），均满足指标要求。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引言

1.1 频率合成技术简介

1.2 频率综合器发展状况

1.3 本论文主要内容和结构

第二章 频率合成技术基本理论

2.1 间接频率合成技术（PLL）简介

2.2 直接数字式频率合成技术（DDS）简介

2.3混合式频率合成技术简介

2.4本章小结

第三章 频率合成器设计方案分析及验证

3.1 DDS+PLL方案分析及验证

3.2 改进的DDS+PLL方案分析及验证

3.3 本章小结

第四章 系统测试及分析

4.1 测试平台及测试仪器

4.2 测试结果

4.3 测试结果分析

4.4本章小结

第五章 总结

致谢

参考文献

攻读硕士学位期间取得的成果

附录 FPGA下位机程序