差分串联电压开关逻辑的特性及应用研究

摘要

单粒子效应和硬件木马是近年来研究集成电路可靠性和安全性的热门课题之一。半导体器件受到空间高能粒子的辐射作用会使其敏感节点产生错误的翻转，导致数据错误和系统的错误操作。在集成电路设计和制造过程中被嵌入硬件木马，从而使电路失效或者机密信息被窃取，这些都对集成电路的可靠性和安全性提出了更高的要求。本文在研究差分串联电压开关逻辑（简称DCVSL）结构的基础上，研究单粒子瞬态在DCVSL结构中的传播特性以及硬件木马对DCVSL结构电路的影响，并验证DCVSL结构在抑制单粒子瞬态效应和检测硬件木马的可行性。主要内容如下：
　　1.研究DCVSL结构延迟与MOS晶体管宽度之间的关系，通过公式推导得到DCVSL结构逻辑门的nMOS和pMOS的最小化延迟宽长比。通过HSPICE仿真优化公式推导的MOS晶体管宽长比，结果表明在DCVSL结构中nMOS的宽度大于pMOS的宽度，为讨论分析DCVSL结构的单粒子瞬态效应奠定基础。
　　2.基于现有的器件模型，调整器件参数建立nMOS和pMOS的器件模型，并将其与SMIC90nm的HSPICE模型进行工艺校准。使用TCAD和HSPICE混合仿真观测重离子入射引起的单粒子瞬态效应在CMOS和DCVSL两种结构中的异同。
　　3.研究单粒子瞬态脉冲在组合逻辑电路的传播过程中出现的脉冲展宽效应。利用等效瞬态电流模型模拟单粒子瞬态电流，通过 HSPICE仿真分析在负载不均衡和阈值电压不对称条件下，单粒子瞬态脉冲在CMOS和DCVSL两种结构的逻辑门链中的脉冲展宽效应，证实DCVSL结构与CMOS相比具有抑制单粒子瞬态脉冲展宽的特性。
　　4. DCVSL结构在输入互补时，瞬态电流只有尖峰；而输入非互补时，瞬态电流除了有尖峰之外还有一个持续时间的短路电流。硬件木马激活导致DCVSL结构电路出现非互补的状态，利用DCVSL电路在互补和非互补状态下瞬态电流的不同检测出被测电路中是否被嵌入了硬件木马。使用蒙特卡罗方法通过观察测试电路的平均电流空间分布图的分离度分析工艺偏差对 DCVSL结构在硬件木马检测应用的影响。使用库表征工具建立DCVSL结构的库单元，通过分析木马激活和未激活条件下测试电路的平均功耗和峰值功耗来检测硬件木马，从而验证DCVSL结构在硬件木马检测中的可行性。

目录

声明

第一章 绪论

1.1研究背景

1.2国内外研究现状

1.3论文主要内容

1.4论文组织结构

第二章 差分串联电压开关逻辑理论基础

2.1差分串联电压开关逻辑简介

2.2 DCVSL在单粒子瞬态效应中的应用

2.3 DCVSL在硬件木马检测中的应用

2.4本章小结

第三章 DCVSL结构MOSFET晶体管尺寸的计算及优化

3.1 MOSFET晶体管alpha电流模型

3.2 MOSFET晶体管延时分析

3.3 MOSFET晶体管的电容分析

3.4 DCVSL结构反相器电容分析

3.5 DCVSL结构逻辑门的MOS管尺寸计算

3.6本章小结

第四章 DCVSL的单粒子瞬态效应特性分析

4.1三维器件建模和工艺校准

4.2 DCVSL结构单粒子瞬态效应

4.3 DCVSL的SET传播特性分析

4.4 本章小节

第五章 基于DCVSL的硬件木马检测

5.1短路电流

5.2组合逻辑电路的硬件木马检测

5.3时序电路的硬件木马检测

5.4基于DCVSL的功耗分析硬件木马检测

5.5本章小结

第六章 总结与展望

致谢

参考文献

攻硕期间取得的研究成果