64位高性能嵌入式CPU中系统协处理器的设计与实现

摘要

系统协处理器(简称CPO)是MIPS体系结构CPU中必需的一个单元模块。它通过一系列特权寄存器记录CPU当前所处的状态，提供指令正常执行所需的环境。它的最主要的功能是精确异常处理。此外，它实现操作模式的切换并协助完成虚实地址转换。单从硬件的角度而言，系统协处理器对指令集的作用就相当于操作系统对应用程序的作用一样。 本文论述了一个兼容MIPS R4000指令集CPU中系统协处理器的设计与实现。本文重点论述了全定制的物理设计与实现、精确异常处理机制的设计与实现、虚实地址转换的设计。 在CP0单元的具体物理实现中，对控制部分采用标准单元设计而数据通道采用全定制设计，这种混合方法使得在保持电气性能要求的同时，有效地降低了设计的复杂度，减小了芯片面积并降低了功耗。设计中着重研究了数据通道部分的全定制电路设计和版图设计，设计中借助先进的EDA设计工具进行了电路仿真和版图验证。 在精确异常处理机制的设计中，对精确异常处理流水线进行了优化。在保证了逻辑功能在优化前后一致的同时，使关键路径的时延较大减少。同时采用了以空间换时间的策略，优化了寄存器的写逻辑。 通过理论结合实践，本文实现了微处理器中系统协处理器单元电路和版图的设计，掌握了电路设计优化的有效方法，并采用全定制方法设计了CPO单元数据通道的版图。

目录

文摘

英文文摘

声明

第1章绪论

1.1概述

1.2本课题的研究背景

1.3本文的研究目的、主要内容和创新点

1.4论文的内容安排

第2章CPO单元的总体设计要求

2.1 CPO单元需要实现的指令

2.1.1 MIPS的指令集

2.1.2需要实现的指令

2.2 CPO单元中所需要实现的寄存器

2.2.1与TLB相关的寄存器的设计要求

2.2.2与CPU状态相关的寄存器

2.2.3与异常处理相关的寄存器

2.3本章小结

第3章CPO单元中关于虚实地址转换的设计

3.1 MIPS结构中的三种操作模式

3.2地址转换后备缓冲存储器

3.2.1指令地址转换后备缓冲存储器

3.2.2数据地址转换后备缓冲存储器

3.2.3联合地址转换后备缓冲存储器

3.3虚拟地址向物理地址的转换

3.4相关寄存器的结构设计

3.4.1整体结构

3.4.2对EntryHi、EntryLo0、EnrtyLo1寄存器的结构设计

3.4.3 BadVAddr寄存器的结构设计

3.6本章小结

第4章CPO单元中精确异常处理的设计

4.1 MIPS结构下的异常

4.1.1异常分类

4.1.2精确异常处理机制

4.2异常检测与异常流水线

4.3精确异常处理机制

4.3.1操作模式

4.3.2精确异常处理的流程

4.4异常类型及详细处理流程

4.4.1异常类型详细说明

4.4.2异常处理详细说明

4.5异常处理的具体设计

4.5.1异常编码流水线设计

4.5.2写CPO寄存器

4.5.3保存异常指令地址

4.5.4异常服务子程序入口地址

4.6本章小结

第5章CPO单元的全定制物理设计与实现

5.1标准单元设计法与全定制设计法

5.1.1集成电路芯片的设计流程

5.1.2标准单元设计

5.1.3全定制设计

5.2控制部分的设计与实现

5.2.1控制部分与数据通道的划分

5.2.2控制部分的标准单元设计

5.3数据通道的全定制设计与实现

5.3.1数据通道的电路设计

5.3.2数据通道的全定制版图设计

5.4控制部分与数据通道的集成与验证

5.4.1逻辑层次

5.4.2电路层次

5.4.3版图层次

5.5本章小结

第6章总结和展望

6.1结论与经验

6.2展望

致谢

参考文献

个人简历 在读期间发表的学术论文与研究成果