基于信号完整性分析的高速数字PCB设计方法

摘要

在该文中将要提出一种全新的基于信号完整性分析的高速数字PCB的设计方法:在电子产品的电路及PCB版图设计进行之前,先对系统中那些对于信号完整性问题比较敏感的一些高速数字信号建立电路及信号分析模型,并找出所有能够影响信号完整性问题的因素,在计算机中进行一系列的仿真计算分析,搜寻PCB设计的解空间,并以此作为PCB电路设计、版图设计以及PCB加工制造的依据.在整个设计过程中,信号完整性仿真分析与其它各研制开发环节交互进行,通过不断修正和优化设计,在最短的时间内以最小的投入实现产品的开发.在我们对信号完整性问题的分析过程中,建立电路及信号的分析模型是其中最为重要,同时也是最为困难的一个环节.目前在半导体和电子设计业界已经开发出了许多种通用的模型来模拟和分析信号完整性问题的起因和对策.其中最为常用的3种分析模型分别是:SPICE模型、IBIS惶型和Verilog-A模型.我们通过计算机仿真来对设计解空间进行分析和获取,而目的就是要在解空间的范围内完成PCB的全部设计和制造工作,使最终的产品能够符合信号完整性方面的要求.