基于FPGA的高帧频CMOS相机数据传输系统设计

摘要

现代机载综合航空电子火控系统，采用平显、下显等技术将飞控参数、雷达、导航仪表以及武器系统的各种参数和视频信息进行综合显示，大大增加了信息的显示容量，本文以用于记录某型战机机舱内飞行仪表，画面监控、舱外导弹和炮弹发射状态的视频数据的高帧频CMOS相机为研究背景，设计了高速图像数据传输系统。
　　 本文介绍了高帧频CMOS相机数据传输系统的研究背景和发展现状，并对系统的功能要求进行了分析，将整个系统分为高帧频CMOS传感器成像模块、FPGA控制模块和PHY三个部分，并对各个模块的硬件电路设计做了介绍。高帧频CMOS传感器成像模块选用Cypress公司CMOS图像传感器LUPA-300，CMOS传感器成像模块主要负责采集图像并将图像转换为数字信号，通过SPI接口传输到FPGA。研究了FPGA控制模块的设计和实现技术。FPGA控制模块的设计主要包括GMAC核的设计和Verilog硬件描述语言的实现。基于IEEE802.3标准中对介质访问层的定义设计了GMAC核，可支持全双工和半双工模式下的1000Mb/s传输速率，提供WISHBONE总线接口和千兆介质无关接口GMIL在XILINX FPGA编辑环境ISE10.1中采用Verilog硬件描述语言完成了GMAC核的编程，并在Modelsim6.5中对GMAC核的各个功能进行了仿真。选用BROADCOM公司的BCM5461S，设计了PHY的外围电路。该PHY芯片支持GMII接口，与GMAC核构成千兆网卡，实现了1000Mb/s的速率传输高帧频相机图像数据。对系统进行了实验测试。在高帧频CMOS相机的分辨率为640×480，采集速率最高为250帧/秒时，实现了1000Mb/s的传输速率。结果表明该高速传输系统具有性能稳定可靠、灵活性好、实时性强等优点。

目录

文摘

英文文摘

1 绪论

1.1 研究的背景及意义

1.1.1 高帧频图像采集系统

1.1.2 数据传输接口

1.2 国内外研究状况

1.3 本文研究主要内容及组织结构

2 以太网协议介绍

2.1 以太网的发展

2.2 IEEE 802.3标准

2.3802.3 MAC基本数据帧格式

2.4 数据发送过程

2.4.1 延时

2.4.2 冲突检测

2.4.3 冲突处理

2.4.4 后退算法和数据重发

2.4.5 数据包触发

2.4.6 载波延伸

2.5 数据接收过程

2.5.1 数据包处理

2.5.2 地址识别

2.5.3 帧校验序列的验证

2.5.4 数据帧解封装

2.6 介质无关接口

2.6.1 MII接口

2.6.2 GMII接口

2.7 流量控制

2.8 本章小结

3 高帧频CMOS相机数据传输系统设计

3.1 高帧频CMOS相机总体设计

3.2 千兆网卡的设计

3.2.1 千兆网卡构成

3.2.2 GMAC IP核的设计

3.3 WISHBONE接口模块的实现

3.3.1 WISHBONE接口

3.3.2 缓存描述符(BD)

3.3.3 FIFO

3.3.4 数据帧的发送和接收过程

3.4 发送模块的实现

3.5 接收模块的实现

3.5.1 接收状态机

3.5.2 CRC校验

3.5.3 地址识别

3.6 GMII管理模块

3.6.1 操作控制器子模块

3.6.2 时钟生成子模块

3.6.3 移位寄存器子模块

3.6.4 输出控制子模块

3.7 流量控制模块

3.8 寄存器模块

4 MAC核的仿真与测试

4.1 接收模块仿真

4.1.1 接收状态机功能仿真

4.1.2 CRC功能仿真

4.1.3 接收模块仿真

4.2 发送模块仿真

4.2.1 发送状态机

4.2.2 随机模块码模块

4.2.3 发送模块仿真

4.3 流量控制模块仿真

4.4 FIFO的仿真

4.5 GMAC核的仿真

5 系统硬件设计

5.1 高帧频CMOS图像传感器

5.1.1 LUPA-300内部结构

5.1.2 LUPA-300的主要优点

5.1.3 CMOS传感器外围电路设计

5.2 PHY外围电路设计

5.2.1 PHY芯片选型

5.2.2 PHY硬件电路设计

5.3 FPGA硬件电路设计

5.3.1 FPGA芯片选型

5.3.2 FPGA控制电路设计

5.4 PCB设计

5.5 本章小结

6 系统调试

6.1 实验设备

6.2 测试方法

6.3 实验中遇到的问题与解决方法

6.3 实验结果

7 结论

参考文献

攻读硕士学位期间发表的论文

致谢

附 录