CoSix膜质量的改善

摘要

金属硅化物在VLSI/ULSI器件技术中起着非常重要的作用，被广泛应用于源漏极和硅栅极与金属之间的接触。其中自对准硅化物（self-aligned silicide）工艺已经成为超高速CMOS逻辑大规模集成电路的关键制造工艺之一。它给高性能逻辑器件的制造提供了诸多好处。该工艺减小了源/漏电极和栅电极的薄膜电阻，降低了接触电阻，并缩短了与栅极相关的RC延迟。另外，采用自对准工艺，无须增加光刻和刻蚀步骤，因此允许通过增加电路封装密度来提高器件集成度。钴硅化物作为钛硅化物的替代品最先被应用于从0.18um到90nm技术节点，其主要原因在于它在该尺寸条件下没有出现线宽效应。在0.13um、0.18um等制程中,CoSix以其较好的阻值稳定性，和较宽的热加工工艺区间，被广泛应用于复晶矽化物闸极的制造中。但是在生产实践中，CoSix遇到阻值不稳和偏大的问题。研究证明钴膜沉积时的杂质粒子缺陷和CoSix转换不完全缺陷是造成阻值问题的主要原因。我们从大量的生产实践和实验中发现,钴膜沉积前的预清洗工艺会造成杂质粒子缺陷；钴膜的生长过程中,极易受到环境中氧气、水汽和酸根离子的侵蚀，从而生成阻值较高的氧化钴和硫酸钴，而形成硅化钴转化不完全缺陷。CoSix缺陷将增加CoSix膜的方块电阻,造成器件信号延时,甚至器件报废。
　　本论文主要研究内容包括四个部分:
　　第一部分,介绍物理气相沉积发展和原理,物理气相沉积的分类与应用,物理气相沉积薄膜的主要性质。金属半导体接触原理和工艺,自对准金属硅化物工艺,金属半导体硅化物特征与应用
　　第二部分，CoSix膜缺陷主要有杂质粒子缺陷和转化不完全缺陷。研究了两种CoSix膜缺陷对产品WAT、良率的影响，以及形成机理
　　第三部分,提出杂质粒子缺陷的改善方案，并检验了成效。
　　第四部分,从反射功率高、反应腔的真空度和生产环境酸根粒子高三个方面改善硅化钴转化不完全缺陷，并验证成效。
　　通过各部分的研究得到以下结论:
　　第一,钴膜质量将直接影响硅化钴的阻值。造成硅化钴阻值高的三个阶段是,钴膜沉积前的Pre Clean制程,钴膜沉积制程和钴膜沉积完等待快速回火时受环境的沾污。
　　第二,从杂质粒子和反射功率两个方面改善Pre Clean制程。控制腔内Bell Jar的粗糙度可以有效控制杂质粒子的产生;通过对点火压力,两级射频开启时间,以及腔内容积(Spacing)的研究,提出降低反射功率方案。
　　第三,控制钴膜沉积时的真空度,可以有效减少生产中的氧气和水汽的影响.机台的漏率检测和气体分析仪（RGA）是检测机台真空度的有效方法。
　　第四，在Fab环境受外界环境而变差时，控制产品的等待时间和建立小环境将有效减少沉积完得钴膜受到沾污。

目录

封面

声明

上海交通大学学位论文答辩决议书

中文摘要

英文摘要

目录

第一章 绪论

1.1前言物理气相沉积介绍和原理

1.2物理气相沉积的分类与应用

1.3物理气相沉积薄膜的性质

1.4金属半导体接触原理和工艺

1.5自对准金属硅化物工艺

1.6金属半导体硅化物特征与应用

1.7论文研究目的和论文安排

1.8本章小结

第二章 CoSix膜缺陷分析与研究

2.1 CoSix膜缺陷概述

2.2 CoSix膜杂质粒子缺陷

2.3 CoSix膜转化不完全缺陷

2.4本章小结

第三章 CoSix膜杂质粒子缺陷的改善

3.1 Pre-Clean 制程

3.2Pre Clean杂质粒子的改善

3.3Pre Clean杂质粒子的改善成效

3.4本章小结

第四章 CoSix膜转化不完全缺陷的改善

4.1Pre Clean反射功率高的改善

4.2反应腔的真空度的改善

4.3生产环境的改善

4.4本章小结

第五章 总结与展望

5.1总结

5.2展望

参考文献

致谢

攻读学位期间发表的学术论文