首页> 中文学位 >NAND闪存卡低成本测试方案开发和实现
【6h】

NAND闪存卡低成本测试方案开发和实现

代理获取

目录

封面

声明

中文摘要

目录

图 录

表 录

符号说明

第一章 绪论

1.1 集成电路测试的历史

1.2 集成电路测试的发展趋势

1.3 课题研究的国内外现状

1.4 课题的来源和意义

1.5 论文的结构

第二章 闪存和闪存卡的结构和测试

2.1 闪存的类型和应用

2.2 闪存卡的类型和应用

2.3 闪存的测试流程

2.4 NAND 闪存卡的测试流程

2.5 本章小结

第三章 NAND 闪存卡低成本测试方案设计

3.1 NAND 闪存低成本测试方案流程

3.2 NAND 闪存卡低成本测试方案设计思路和测试系统架构设计

3.3 本章小结

第四章 NAND 闪存卡低成本测试方案开发和实现

4.1 NAND 闪存卡低成本测试方案硬件开发和实现

4.2 NAND 闪存卡低成本测试方案软件开发和实现

4.3 本章小结

第五章 NAND 闪存卡低成本测试方案在量产中分析

5.1 NAND 闪存卡低成本测试方案在量产中的问题描叙和解决办法

5.2 测试结果分析

5.3 低成本 NAND 闪存卡测试机和其他 NAND 闪存卡测试机成本比较

5.4 本章小结

第六章 总结和展望

6.1 总结

6.2 展望

参考文献

致谢

攻读硕士学位期间已发表或录用的论文

展开▼

摘要

集成电路测试是集成电路产业的一个重要组成部分,它贯穿芯片设计、制造、封装、应用的全过程。测试成本在芯片成本中占了很大的比列,如何降低测试成本是芯片制造商、设计和测试人员一直考虑的重点。
  在当今的集成电路产品中,闪存和闪存卡占据了一定的市场比例。其相应的测试方法学和测试设备也成了人们关注的焦点。本文针对NAND闪存卡低成本测试需求开发和实现NAND闪存卡低成本测试方案。该方案主要开发和实现低成本NAND闪存卡测试机硬件和软件。
  在该方案中,为了提高测试速度和稳定性,采用了以下办法:
  1、使用专用资源结构,16个单元并行测试,节省测试时间。
  2、使用PCIe传输功能测试信号和数据,设计PCIe适配器、PCIe转换器、PCIe线,提高传输测试信号和数据的速度和稳定性。
  3、测试主板成对称结构,包括2个逻辑板。1个逻辑板包括8个被测器件,1个测试主板包括16个被测器件,提高传输测试信号和数据的速度和稳定性。
  4、控制端电脑和客户端电脑使用稳定的配置系统,两个硬盘使用Raid0模式,提高传输数据的速度。
  5、分拣机和测试机通信,使用GPIB模式代替RS232模式,避免在通信中传输信号和数据中断,提高传输信号和数据的速度和稳定性。
  6、在测试程序中使用多线程,节省测试时间。
  本文主要完成了以下工作:
  1、分析了闪存和闪存卡的结构、性能、工作原理、测试流程等。
  2、NAND闪存卡低成本测试方案设计思路和测试系统架构设计。
  3、硬件选择、开发、实现,软件开发、调试、优化。
  4、低成本NAND闪存卡测试机硬件成本核算。
  5、系统完成研制后的集成调试和量产测试维护。
  6、测试结果分析。
  7、低成本NAND闪存卡测试机和其他NAND闪存卡测试机成本比较。
  NAND闪存卡低成本测试方案已经应用于量产,解决了测试系统不稳定、测试时间比正常测试时间长、部分产品良率不合格等问题,提高了测试稳定性,达到了低成本测试NAND闪存卡的目的。低成本NAND闪存卡测试机和其他NAND闪存卡测试机在机台的折旧成本、机台的维护成本、机台的产量、单个NAND闪存卡的测试成本方面比较,显示出低成本NAND闪存卡测试机的优越性。
  经过量产检验,NAND闪存卡低成本测试方案降低了测试成本,提高了生产效率,能满足产品的测试需求,创造了经济效益,增强了企业的竞争力,为NAND闪存卡低成本测试提供了一种有效的方案,具有应用价值和实践意义。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号