基于DVB的RS（255，239）码译码器的ASIC设计

摘要

ReedSolomon(简称RS码)是一种具有很强的纠正突发和随机错误的信道编码方式，在深空通信、移动通信、DVD纠错以及数字视频广播(DVB)等系统中具有广泛的应用。本论文主要介绍一种应用于DVB系统的RS(255，239)信道编、解码电路的设计，其中重点是在译码电路的ASIC设计上。 RS译码器的设计，采用了新改进的欧几里德(简称欧式)算法，利用并行方式来解关键方程，可以同时求出错误位置多项式和错误值多项式而不用执行多项式除法运算和域元素求逆运算。该算法的控制单元较简单，而且具有规则的模块化结构。本文还采用3级流水线(pipe-line)的处理结构，并利用有限域对偶基乘法器的特性对译码电路进行优化。此外，使用比较规整的电路结构，对关键方程求解模块实现了模块复用。这些技术的采用大大的提高了译码器的效率，节省了译码器电路面积。 FPGA仿真结果表明，本文所设计的RS译码器，解码速度可达到70MHz。使用上华0.6umCMOS工艺库的综合及布局布线结果表明电路规模为3.8万门(不包含ROM及FIFO)，芯片面积为24.5mm2

目录

文摘

英文文摘

原创性声明及本论文使用授权说明

第一章绪论

1.1背景

1.1.1 DVB的发展状况

1.1.2数字通信系统

1.1.3信道编码的分类

1.1.4 ASIC简介

1.2论文的主要工作

1.3论文的创新点

1.4论文的内容

第二章信道编码理论

2.1信道编码定理

2.1.1信道容量的定义

2.1.2纠错码的信道模型

2.1.3信道容量与带宽、SNR间的关系

2.1.4信道编码定理

2.2纠错码的数学基础

第三章RS码纠错算法分析

3.1 RS码概述

3.2 RS码的定义及性质

3.3 RS码的编码原理

3.4 RS码的译码原理

3.4.1 Peterson-Gorensten-Zierler算法

3.4.2改进的Berlekamp-Massey算法

3.4.3改进的Euclid算法

3.4.4几种译码算法的比较选择

第四章RS(255，239)码在DVB中的应用

4.1引言

4.2级联码

4.2.1级联码的产生

4.2.2交织器在级联码中的应用

4.2.3 DVB-S中的级联码

4.3 DVB-S的级联码性能分析

4.3.1 RS码纠错性能分析

4.3.2 DVB-S系统总体性能

第五章硬件电路的FPGA实现

5.1可编程逻辑器件

5.2 ALTERA FPGA介绍

5.2.2 APEX20K器件的特性

5.2.2 APEX20K器件结构

5.2.3 FPGA设计方法

5.3 RS码编码器的FPGA实现

5.3.1 N-K级编码器

5.3.2 K级编码器

5.3.3乘法器的设计

5.4 RS(255,239)码译码器的FPGA实现

5.4.1 RS码译码方案

5.4.2伴随式生成电路

5.4.3关键方程的电路实现及其改进

5.4.4钱搜索模块和富尼算法模块的硬件电路实现

5.4.5译码器的FPGA仿真

5.5结论

第六章RS码译码器的芯片实现

6.1 RS译码器芯片设计过程

6.2逻辑综合

6.2.1逻辑综合简介

6.2.2 RS码译码器综合流程

6.2.3 RS码译码器综合结果

6.3自动布局布线

第七章总结

附录一乘法器各模块的verilog HDL语言描述

附录二DA工具综合的脚本文件

附录三译码器芯片版图

参考文献

作者在攻读学位期间公开发表的论文

致谢