首页> 中文学位 >基于SMT技术的微处理器结构研究
【6h】

基于SMT技术的微处理器结构研究

代理获取

目录

文摘

英文文摘

声明

第一章前言

1.1 研究高性能微处理器的紧迫性

1.2 研究意义及目的

1.3 国内外研究概况

1.3.1 国外研究概况

1.3.2 国内研究概况

1.4 本文的研究内容

第二章微处理器的结构实现技术

2.1 流水线技术

2.2 微处理器技术的发展

2.2.1 超标量技术

2.2.2 细粒度多线程

2.2.3 粗粒度多线程

2.2.4 单芯片多处理器

2.3 小结

第三章同时多线程微处理器的结构研究

3.1 多线程微处理器的定义

3.2 同时多线程微处理器基本原理

3.3 同时多线程微处理器模型

3.3.1 同时多线程中的取指策略

3.3.2 同时多线程中的寄存器文件

3.3.3 同时多线程中的同步机制

3.4 同时多线程微处理器结构的改进

3.5 小结

第四章同时多线程微处理器结构设计与部件行为级描述

4.1 微处理器的关键部分实现

4.1.1 双取指及预测部件

4.1.2 双寄存器组与双重命名寄存器组

4.1.3 保留站及执行功能部件

4.1.4 双重排序缓冲

4.2 小结

第五章功能仿真验证

5.1 双取指及预测部件仿真

5.1.1 目标地址缓冲功能仿真

5.1.2 历史信息缓冲功能仿真

5.1.3 双取指及预测部件功能仿真

5.2 双寄存器组与双重命名寄存器组仿真

5.3 保留站及功能部件仿真

5.4 双重排序缓冲功能仿真

5.5 小结

第六章结论与展望

6.1 总结

6.2 展望

参考文献

作者在攻读硕士学位期间公开发表的论文

作者在攻读硕士学位期间所参与的项目

致谢

展开▼

摘要

超标量流水线,超流水线和超长指令等微处理器主要是依赖指令级并行提高性能,但是指令级并行受到了指令相关的影响,造成很大空闲周期。细粒度多线程和粗粒度多线程微处理器利用线程切换减少了Cache失效的等待时间,但是仍然只有一个线程的指令使用流水线,存在较大的水平浪费与垂直浪费。单芯片多核存在面积过大与频率不稳定的问题。同时多线程微处理器能够同时开发指令级并行与线程级并行,并且具有硬件资源利用率高、芯片占用面积小等特点。因此,本文开展了基于同时多线程(Simultaneous Multithreading,SMT)技术的微处理器结构研究的课题。 同时多线程是一种在单物理核的基础上增加部分硬件资源,映射单物理核为多个逻辑核的技术。本文研究了同时多线程微处理器结构,并且实现了一个支持2个线程的同时多线程微处理器结构实例。该结构的关键部分主要包括取指预测部件、保留站及执行功能部件、寄存器与重命名寄存器和重排序缓冲等。结构中采用了复制取指预测部件、寄存器与重命名寄存器和重排序缓冲与共享保留站及执行功能部件的技术,并且提出了一种分布式保留站结构,提高了执行功能部件的资源利用率。取指预测部件使用了2级全相联缓冲方案;寄存器与重命名寄存器解决了假数据相关问题。采用硬件描述语言对各个关键部件进行了行为级功能描述。 本文用支持2个线程微处理器结构的测试向量对行为级描述的关键部件进行了功能仿真、验证。同时对仿真、验证的结果进行了分析。结果表明关键部件的正确性得到了测试向量的论证。最后,并对整个结构进行了仿真、验证。本文的研究证明了同时多线程微处理器结构的有效性。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号