文摘
英文文摘
第一章引言
1.1数字信号处理概述
1.2 DSP发展的新要求
1.3前人的工作
1.4本文的工作
第二章DSP算法的特点及各种实现结构
2.1 DSP算法的主要特点
2.1.1实时性的特点
2.1.2并行性的特点
2.1.3存在算法核心
2.1.4数据结构和存取模式
2.2 DSP算法的各种实现结构
2.2.1传统的可编程DSP
2.2.2超标量和超长指令字结构——指令级并行的解决方案
2.2.3单指令多数据(SIMD)结构——数据级并行的解决方案
2.2.4多指令多数据(MIMD)结构——多处理器的解决方案
2.2.5带DSP协处理器和增强DSP功能的通用微处理器
2.2.6现场可编程门阵列(FPGA)
2.3小结
第三章基于并行多处理单元结构的DSP平台(MPU-DSP)
3.1 MPU-DSP平台的结构
3.1.1主控处理器
3.1.2子处理单元
3.1.3互连网络
3.2 MPU-DSP的工作原理
3.2.1 DSP算法的映射
3.2.2系统的控制与同步
3.3 MPU-DSP架构的特点
3.4小结
第四章一个MPU-DSP实例(DSP16)的结构与功能设计
4.1 DSP16的总体结构
4.2主控处理器的功能设计
4.2.1主控处理器的功能描述
4.2.2主控处理器的架构简介
4.3配置总线的设计
4.3.1配置总线的选择
4.3.2 ABMA总线概述
4.3.3 AMBA总线接口的设计
4.4地址生成子处理单元(AGU)的设计
4.4.1 AGU的功能简介
4.4.2 AGU的结构级设计
4.4.3 AGU的微指令
4.5乘加(MAC)子处理单元的设计
4.5.1 MAC子处理单元的功能及结构级设计
4.5.2 MAC子处理单元的微指令
4.6 ALU子处理单元的设计
4.6.1 ALU子处理单元的功能
4.6.2 ALU子处理单元的结构和微指令
4.7互连网络的设计
4.8其他子处理单元及子处理单元的同步
4.9小结
第五章DSP16中关键模块的优化实现
5.1设计指标与性能评估方法
5.2主控处理器的优化实现
5.2.1主控处理器的流水线设计
5.2.2主控处理器的低功耗设计
5.2.3主控处理器的设计结果
5.3 AGU地址运算单元的优化实现
5.3.1用普通加法器实现反转进位运算
5.3.2用普通加法器实现循环运算
5.3.3运算单元整合与方案比较
5.4 MAC乘加运算单元的优化实现
5.4.1乘加模块的实现
5.4.2移位模块的实现
5.4.3饱和处理模块(Saturation)的实现
5.4.4乘加运算单元的实现结果
5.5互连网络的优化实现
5.5.1互连网络的基本单元
5.5.2基于基本单元的互连网络实现
5.5.3互连网络的实现结果
5.6小结
第六章DSP16的应用开发和性能指标
6.1 FIR滤波算法的实现
6.1.1算法介绍
6.1.2 FIR滤波算法在DSP16上的实现
6.13线性相位FIR滤波算法的实现
6.2 IIR滤波算法的实现
6.2.1算法介绍
6.2.2 IIR滤波算法在DSP16上的实现
6.3复数FFT算法的实现
63.1算法介绍
6.3.2时间抽取的复数FFT算法在DSP16上的实现
6.4 DSP16性能的理论分析
6.5小结
第七章DSP算法在扩展DSP16上的实现
7.1 FIR算法在扩展DSP16上的实现
7.2 IIR滤波算法在扩展DSP16上的实现
7.3复数FFT算法在扩展DSP16上的实现
7.4小结
第八章可测性设计
8.1硬件可测性的实现
8.1.1时序电路的可测性设计
8.1.2存储器的可测性设计
8.2软件调试功能的实现
8.3 JTAG基础上测试和调试功能的整合
8.4小结
第九章总结与展望
9.1本文工作的总结
9.2未来工作的展望
附录A常用DSP算法在DSP16上实现的流水线
附录B常用DSP算法在扩展DSP16上实现的流水线
参考文献
致谢
论文独创性声明论文使用授权声明
