基于PN序列的OFDM同步算法及VLSI实现研究

摘要

近年来，无线通信得到广泛的关注，因其传输环境比较恶劣，对数字接收机的要求比较高。OFDM系统可以有效对抗多径传播，并且信号处理过程非常简单，但是要在恶劣的环境下获得较好的性能，解调系统必须要有一个工作较为稳定的同步环路。同时随着集成电路和数字通信技术飞速发展，使高速数据传输系统的VLSI实现成为可能。 本文以基于PN序列的OFDM传输方案为研究对象，分析了0FDM多载波无线通信系统中同步算法理论，并结合ASIC设计流程对本系统进行专门的芯片构架设计。根据算法优化和芯片实现相结合的原则，以低成本、低功耗、高性能为设计目标，提出了基于OFDM技术解调芯片中同步环路的设计方法。 主要工作包括： (1)深入研究了OFDM系统中的同步问题，包括载波同步、帧同步和定时同步三方面的关键技术。从理论上系统分析了载波频率偏差和采样时钟频率偏差对OFDM系统的影响，并重点研究了同步误差带来的信噪比损失。在充分研究了近年来国际上OFDM系统所采用的同步算法的基础上，借鉴数字通信技术方面的经验，分析PN序列的特性，提出了适用于PN序列充当保护间隔的0FDM传输系统同步环路的系统结构。 (2)提出了一种基于PN序列的载波频率偏差的粗估计算法，将无数据辅助的D-Spaced估计器与最大似然估计器有机地结合起来，进行载波频偏的联合估计。该算法在保证有足够的频偏捕捉范围的同时，具有较高的估计准确性，其载波频偏的粗估计值的误差能达到百分之二的子载波间隔，完全满足载波粗同步的性能指标。 (3)改进了基于TPS的频域细同步算法，从归一化均方误差和SNR的关系曲线可以看出，本文采用的频域跟踪算法在跟踪残留载波频偏的范围和稳态的相位抖动两方面的性能都明显优于时域细同步算法。 (4)利用PN序列的自相关性，以滑动相关的基本原理为出发点，提出了适用于本文的帧同步算法，该算法在AWGN信道下能准确定位PN序列的位置，性能优于最大似然估计。 (5)深入研究并改进了基于TPS的波特率偏移的误差提取算法，从跟踪波特率偏移范围和稳态抖动两方面分析其性能，不同信道下的仿真结果表明该算法达到了预期的性能指标。 (6)研究了同步环路的优化实现方案。以全数字实现方案为基础，提出了D-Spaced估计器中的复数乘法器，最大似然估计器中的移位寄存器，角度计算Cordic模块，相关器等关键模块的算法级及VLSI结构的优化方法，确保了同步环路的性能，减小了电路的面积、功耗和成本。

目录

文摘

英文文摘

论文说明：英文缩写说明

第一章绪论

第二章OFDM传输方案

第三章基于PN序列的OFDM同步问题

第四章载波同步技术

第五章定时同步技术

第六章同步环路设计的VLSI实现

第七章总结与展望

参考文献

附录

致谢

论文独创性声明及论文使用授权声明