带有电缆驱动器的50-MHz 10-Bit电阻分压型数模转换器的设计

摘要

随着新型计算机技术、信号处理技术、微电子技术的发展，生活中各种电子产品在各种应用中层出不穷。例如，MP3播放器、数码相机、将手机和高清电视技术(HDTV)结合在一起而产生的新产品手机电视(Mobile TV)等等。由于人类感知外界的方式是模拟的，所以几乎所有电子系统最终得到的结果往往需要再转换回到模拟信号的形式，以便控制各种机电设备，或作为各种视频音响设备的输入，来满足人们视听的要求。所以可以说，数模转换器(DAC)在电子处理系统中起到了关键作用，影响到系统的可行性、可靠性及稳定性，并且直接影响到人们对整个系统评价。 本文在分析比较了各种结构数模转换器的特点后，采用电阻分压型结构完成了一个3.3伏10Bit 50MHz采样频率：DAC的设计与实现。由于电阻分压型DAC不能直接驱动电阻负载，必须有一个缓冲器对输出进行缓冲。同时在很多应用中，DAC重建后的模拟信号利用线缆来传输，一般来说需要专门的线缆驱动器(LineDriver)进行驱动。在本论文中，将输出缓冲和线缆驱动器结合到了一起，在不增加额外电路和额外功耗的情况下实现了输出缓冲和线缆驱动，并在没有损失信号电压电流的情况下实现对50 O负载的匹配。芯片采用特许半导体(CHART)的0.35μm，3.3V，CMOS工艺来实现，有效面积(不包括PAD的面积)为0.7mm<'2>。电路工作电压范围为3.0V～3.6V，在3.3V电源条件下，50MHz采样频率时信噪比(SFDR)为45dB@4.9MHz，功耗为64mW。

目录

文摘

英文文摘

声明

第一章引言

1.1 DAC发展概述

1.2论文结构

第二章DAC概述及各种拓扑结构

2.1 DAC基本概念

2.2 DAC工作原理

2.3 DAC基本评价指标

2.3.1理想传输特性曲线

2.3.2失调和增益误差

2.3.3分辨率和精度

2.3.4积分非线性误差

2.3.5微分非线性误差

2.3.6输出毛刺

2.3.7建立时间

2.3.8谐波失真

2.3.9无杂散动态范围

2.3.10信噪比

2.3.11有效位数

2.3.12性能影响因素

2.3.13设计指标

2.4 DAC拓扑结构

2.4.1开关电容型DAC(电荷分配型)

2.4.2电阻分压型DAC

2.4.3电流舵型DAC

第三章电路设计

3.1系统框图

3.2电阻分压串设计

3.2.1电阻失配与INL、DNL的关系

3.2.2电阻分压串的设计

3.2.3粗分压串(Coarse String)单元电阻取值

3.2.4细分压串(Fine String)单元电阻取值

3.2.5电阻类型选取

3.2.6行列开关尺寸选择

3.3带隙基准源及偏置电路设计

3.3.1带隙基准源原理

3.3.2带隙基准源电路设计

3.3.3与电源无关偏置电路设计

3.4输出缓冲器设计(Output Buffer)

3.4.1传输线缆物理模型

3.4.2输出缓冲器基本原理

3.4.3运放性能参数确定

3.4.4缓冲器基本电路

3.4.5译码电路设计

3.5 DAC电路总体仿真

第四章版图设计

4.1版图总体布局

4.2电电阻阵列版图实现

4.2.1电阻粗分压串版图设计

4.2.2电阻细分压串版图设计

4.2.3输出缓冲器及带隙基准版图设计

4.3 DAC总体版图设计

第五章测试

5.1芯片管脚分布

5.2 DAC性能测试

5.2.1静态性能测试

5.2.2动态性能测试

5.3测试总结及分析

第六章总结及展望

参考文献

致谢