数模转换器、使用该数模转换器的数据驱动器和显示装置

摘要

本发明提供一种在削减必要的输入电压数的同时，削减晶体管数量，从而谋求节省面积的输出电路、数模转换器以及显示装置。数模转换器包括：译码器(12)，输入电压值互不相同的m个(m≥4)参考电压，并基于数字信号来从所述m个参考电压中选择相同或不同的n个(n≥3)电压；以及放大电路(13)，从输出端子输出以2n－1∶2n－2∶...∶20的比例对所述选中的n个电压进行加权平均后的电压。

说明书

技术领域

本发明涉及数模转换器、使用该数模转换器的数据驱动器和显示装置。

背景技术

近来在显示装置中，以轻薄、低功耗为特点的液晶显示装置(LCD)广泛普及，并多用于便携式电话机(移动电话、蜂窝电话)、PDA(个人数字助理)、或笔记本个人电脑等移动设备的显示部中。然而最近，液晶显示装置的大画面化以及应对动画的技术也有所提高，从而不仅是移动用途，而且固定式大画面显示装置或大画面液晶电视的实现也成为了可能。作为这些液晶显示装置，使用可进行高清晰显示的有源矩阵驱动方式的液晶显示装置。首先参照图37来简要说明有源矩阵驱动方式的液晶显示装置的典型结构。在图37中，利用等效电路示意性地示出了与液晶显示部的一个像素连接的主要结构。

通常，有源矩阵驱动方式的液晶显示装置的显示部960具有如下构造：使半导体基板和相对基板这两块基板相对，并在其间封装液晶，其中，在所述半导体基板上，将透明的像素电极964和薄膜晶体管(TFT)963配置成矩阵状(例如，在彩色SXGA面板的情况下，为1280×3像素列×1024像素行)，在所述相对基板的整个面上形成一个透明的电极966。

通过扫描信号来控制具有开关功能的TFT 963的导通/截止，当TFT963导通时，向像素电极964施加与视频信号对应的灰度电压，从而通过各个像素电极964和相对基板电极966之间的电位差来改变液晶的透过率，并由液晶电容965将该电位差保持恒定时间，由此来显示图像。

在半导体基板上，传输施加给各个像素电极964的多等级电压(灰度电压)的数据线962和传输扫描信号的扫描线961被布置成格子状(在上述彩色SXGA面板的情况下，数据线为1280×3条，扫描线为1024条)，扫描线961和数据线962由于在彼此的交叉部生成的电容以及位于该交叉部与相对基板电极之间的液晶电容而成为大的电容性负载。

由栅极驱动器970向扫描线961提供扫描信号，并且，由数据驱动器980经由数据线962而向各个像素电极964提供灰度电压。

在一个帧期间(1/60·秒)进行与一个画面相当的数据的更新，用各个扫描线依次选择每一像素行(每条线)，并在选择期间内，通过各个数据线来提供灰度电压。

栅极驱动器970至少提供2值的扫描信号就可以，而数据驱动器980却需要用与灰度数相应的多值等级的灰度电压驱动数据线。因此，数据驱动器980的缓冲部使用可输出高精度电压的差动放大器。

近来，液晶显示装置的高像质化(多色化)进一步发展，对于至少26万色(RGB各6比特视频数据)、甚至1677万色(RGB各8比特视频数据)以上的需求逐渐变高。

因此，输出与多比特视频数据对应的灰度电压的数据驱动器被要求进行精度极高的电压输出，这使得处理视频数据的电路部的元件数量增加，数据驱动器LSI的芯片面积增加，从而成为导致高成本的主要原因。关于此问题，将在下面详细说明。

图38是图37的数据驱动器980的结构示意图，这里使用框图示出了数据驱动器980的要部。参照图38，数据驱动器980包括：锁存地址选择器(latch address selector)981、锁存器982、灰度电压生成电路983、译码器984以及缓冲电路985。

锁存地址选择器981基于时钟信号CLK来决定数据锁存器的定时。锁存器982基于由锁存地址选择器981决定的定时来锁存视频数字数据，并响应STB信号(选通信号)一并向各个译码器984输出数据。灰度电压生成电路983生成灰度数与视频数据对应的灰度电压。译码器984选择并输出一个与所输入的数据对应的灰度电压。缓冲电路985输入从译码器984输出的灰度电压，并进行电流放大后将其作为输出电压Vout进行输出。

例如，当输入6比特视频数据时，灰度数为64，灰度电压生成电路983生成64等级的灰度电压。译码器984为从64等级的灰度电压中选择一个灰度电压的电路结构。

另一方面，当输入8比特视频数据时，灰度数为256，灰度电压生成电路983生成256等级的灰度电压。译码器984为从256等级的灰度电压中选择一个灰度电压的电路结构。

这样，若增多视频数据的比特数，则灰度电压生成电路983和编码器984的电路规模就会增大。例如，当从6比特增加到8比特时，电路规模增加四倍以上。由于视频数据比特数的增多，数据驱动器LSI的芯片面积增加，从而导致高成本。

对此，作为在增多比特数时用于抑制数据驱动器LSI芯片面积的增加的技术的一个例子，已知有图39所示的电荷再分配型DAC(数模转换器)  (非专利文献1)。参照图39，该DAC(电容阵列+电阻串式DAC)包括：电阻串；开关S_01a～S_16a以及S_01b～S_16b，根据上位比特(D4～D7)来选择从电阻串的接头取出的电压，并将其提供给端子Na、Nb；开关S_init，对电压跟随器的非反相输入(+)的电压进行初始化；以及开关S_LSB，根据下位比特(D0～D3)来选择被提供到Na、Nb上的电压中的某一个，并提供给四个电容器C/8、C/4、C/2、C。

在该DAC的动作中，首先，根据上位比特(D4～D7)在电阻串的接头的电压V₀₀₀、V₀₁₆、…、V₂₅₆中选择相邻的两个电压，并将它们提供给端子Na和Nb。然后闭合S_init，将S_se10～S_se13连接到Na一侧，由此用Na的电压对电压跟随器的非反相输入侧节点(Nc)的电压进行初始化，同时重置四个电容器C/8、C/4、C/2、C中存储的电压。

接着，若根据下位比特(D0～D3)，Na、Nb的电压有选择地被提供给4个电容器C/8、C/4、C/2、C，则会引起电荷再分配，从而向Nc提供在Na的电压和Nb的电压之间分成16等级的电压，并由电压跟随器输出与Nc相同的电压。从而通过基于上位比特的两个邻接电压的选择，和基于下位比特的16等级分割，能够获得16×16＝256等级的输出。

根据所述现有技术，能够相对于输出电压等级数而减少来自电阻串的参考电压数。具体来说，当参考电压数为m，电容器的个数为n时，能够获得(m-1)×2ⁿ个的输出数。

从而，通过将该技术应用于灰度电压生成电路983、译码器984和放大器985中，能够减小数据驱动器的面积，并可实现低成本化。

非专利文献1：武石善幸、原央監修、「MOS集積回路の基礎」、超LSI入門シリ一ズ5、第164頁、図5-39、近代科学社、2001年5月30日刊。

根据参照图39进行说明的现有技术，n值也就是电容器数量越是增多，就越能够相对于少的参考电压而获得更多的输出数。但在该技术中，用于进行电容再分配的电容器随着变成高位比特，需要两倍的电容值。例如，当n＝4时，C/8、C/4、C/2、C需要2³＝8倍的电容值。因此，当加大n时，将有电容器所占面积非常大、面积节省效果下降的问题。

发明内容

因此，本发明要解决的课题是提供数模转换电路，该电路通过具有对于m个输入电压最大输出mⁿ个多值电压等级的放大器来将放大器的面积抑制得较小，并且在削减所需的输入电压数的同时，还削减晶体管数。

另外，本发明要解决的其他课题是，通过使用上述数模转换电路来提供节省面积且低成本的数据驱动器、以及包含数据驱动器的显示装置。

提供解决上述课题的手段的根据本发明一个方面的数模转换器包括：参考电压生成电路，生成电压值互不相同的m个(m≥4)参考电压；译码器(12)，输入数字信号和所述m个参考电压，基于所述数字信号，从所述m个参考电压中选择并输出相同或不同的n个(n≥3)电压；放大电路，输入所述选择的n个电压，并从输出端子输出以2^n-1∶2^n-2∶…∶2⁰的比例对所输入的n个电压进行加权平均后的电压；所述数模转换器根据所输入的所述数字信号，最大可从所述输出端子输出m的n次方个互不相同的电压等级。

在根据本发明其他方面的数模转换电路中，所述m个(m＝2^K，K为2以上的整数)参考电压被设定为等间隔的mⁿ个电压等级中的第{1+(2ⁿ-1)×∑j＝1^K(α_j×2^(j-1)n}(α₁、α₂、…、α_K是0或1)个等级。

在根据本发明其他方面的数模转换电路中，所述译码器输入n×k比特(k为2以上的整数)的数字信号和所述m(＝2^K)个参考电压，并包括n个选择电压输出端子和n个子译码器，所述n个子译码器输入所述m个参考电压，并基于将所述数字信号按照每k个为一组的方式分成n组比特组中的一组数字信号，从所述m个参考电压中输出一个电压，所述子译码器的n个输出分别与所述n个选择电压输出端子连接，所述译码器基于所述数字信号，从所述m个参考电压中选择相同或不同的n个(n≥3)电压，并输出给所述n个选择电压输出端子，所述放大电路输入选择到所述n个选择电压输出端子上的n个电压，并从输出端子输出以2^n-1∶2^n-2∶…∶2⁰的比例对所输入的n个电压进行加权平均后的电压。

在根据本发明其他方面的数模转换电路中，所述放大电路也可以是如下结构：其包括：差动放大电路，在其非反相输入端子输入参考电压，其输出端与所述输出端子连接；第一至第n开关(开关组)，它们的一端与所述n个选择电压输出端子的每一个连接；n-1个开关(第二开关组)，连接在所述第x开关的另一端和第x+1(其中，1≤x≤n-1)开关的另一端之间；连接在所述第一开关组的第n开关和所述差动放大电路的输出端之间的开关；连接在所述差动放大电路的输出端和所述差动放大电路的反相输入端之间的开关；以及n个电容，连接在所述第一开关组的第一至第n这n个开关中的每个开关的另一端和所述差动放大电路的反相输入端之间。

在根据本发明其他方面的数模转换电路中，所述译码器输入n×k比特(k为2以上的整数)的数字信号和所述m(＝2^K)个参考电压，并包括：一个选择电压输出端子、比特组选择电路、以及子译码器，其中所述比特组选择电路从将所述数字信号以每k个为一组的方式分成n组的比特组中每次一组地依次选择并输出共为n个的比特组，所述子译码器输入所述m个参考电压，基于由所述比特组选择电路选择的比特组的数字信号而从所述m个参考电压中输出一个电压，所述子译码器的一个输出与所述一个选择电压输出端子连接，所述译码器基于所述数字信号，从所述m个参考电压中分时(時分割)选择相同或不同的n个(n≥3)电压，并将其依次输出给所述一个选择电压输出端子，所述放大电路输入依次选择到所述一个选择电压输出端子上的n个电压，并从输出端子输出以2^n-1∶2^n-2∶…∶2⁰的比例对所输入的n个电压进行加权平均后的电压。

在根据本发明其他方面的数模转换电路中，所述放大电路可以是如下结构：其包括：差动放大电路，在其非反相输入端输入参考电压，其输出端与所述输出端子连接；第一至第n开关(第一开关组)，它们的一端分别连接在所述一个选择电压输出端子上；n-1个开关(第二开关组)，分别连接在所述第x开关的另一端和所述第x+1开关的另一端(1≤x≤n-1)之间；连接在所述第一开关组的第n开关和所述差动放大电路的输出端之间的开关；连接在所述差动放大电路的输出端和所述差动放大电路的反相输入端之间的开关；以及n个电容，连接在所述第一开关组的第一至第n开关这n个开关中的每个开关的另一端和所述差动放大电路的反相输入端之间。

在根据本发明其他方面的数模转换电路中，所述译码器输入n×k比特(k为2以上的整数)的数字信号和所述m(＝2^K)个参考电压，并包括：r个(1＜r＜n)选择电压输出端子、r个比特组选择电路、以及r个子译码器，其中，所述比特组选择电路从将所述数字信号以每k个为一组的方式分成n组的比特组中的(n/r)个比特组中每次一组地依次选择并输出比特组，所述子译码器输入所述m个参考电压，并基于由所述比特组选择电路选择的比特组的数字信号而从所述m个参考电压中输出一个电压，所述子译码器的r个输出分别与所述r个选择电压输出端子连接，所述译码器基于所述数字信号，从所述m个参考电压中分时选择相同或不同的n个(n≥3)电压，并依次提供给所述r个选择电压输出端子，所述放大电路输入依次提供到所述r个选择电压输出端子上的n个电压，并从输出端子输出以2^n-1∶2^n-2∶…∶2⁰的比例对所输入的n个电压进行加权平均后的电压。

在根据本发明其他方面的数模转换电路中，所述放大电路可以是如下结构：其包括：差动放大电路，在其非反相输入端输入参考电压，其输出端与所述输出端子连接；n个开关(第一开关组)，其中每(n/r)个开关的一端与所述r个选择电压输出端子的每一个连接；n-1个开关(第二开关组)，连接在第x开关的另一端和第x+1开关的另一端(1≤x≤n-1)之间；连接在所述第一开关组的第n开关和所述差动放大电路的输出端之间的开关；连接在所述差动放大电路的输出端和所述差动放大电路的反相输入端之间的开关；以及n个电容，连接在所述第一开关组的第一至第n开关这n个开关中的每个开关的另一端和所述差动放大电路的反相输入端之间。

在根据本发明其他方面的数模转换电路中，所述子译码器输入由所述m个参考电压和k个数字信号组成的比特组，将所述比特组的k个数字信号表示成B0、B1、…、B(K-1)，将所述比特组的k个数字信号的反相信号表示成B0B、B1B、…、B(K-1)B，设定SigN(D、p、q)使其在(p-1)除以2的(q+1)次方的余数小于2的q次方时返回DB(D的反相信号)，除此之外返回D，

当假设w、y分别是整数时(其中，1≤w≤m，0≤y≤K-1)，

对于连接所述m个参考电压和所述子译码器的一个输出端子的m个路径来说，第w个参考电压和所述一个输出端子经由k个开关而连接，所述k个开关由k个控制信号sigN(B(0)、w、0)、sigN(B(1)、w、1)、…、sigN(B(y)、w、y)、…、sigN(B(k-1)、w、k-1)分别控制，

根据所述比特组的k比特数字信号，从所述m个参考电压中选择并输出一个电压。

在根据本发明其他方面的数模转换电路中，所述子译码器输入所述m个参考电压和由k个数字信号组成的比特组，并包括：一个输出端子；开关电路，从所述m个参考电压中选择一个电压；以及开关控制电路，根据所述比特组的k个数字信号来输出控制信号，该控制信号对从所述m个参考电压中选择一个电压的所述开关电路进行控制；所述子译码器根据所述比特组的k个数字信号，从所述m个参考电压中选择并输出一个电压。

在根据本发明其他方面的数模转换电路中，所述开关控制电路输入所述比特组的k个数字信号，并包括所输入的信号逻辑互不相同的2^k个逻辑电路，所述逻辑电路按照所述比特组的每个比特输入所述数字信号或其反相信号，并只有在所输入的k个数据信号全部为1或全部为0时，才输出使开关闭合的信号，在所述开关电路中，连接所述m个参考电压和所述子译码器的输出的m个路径经由对从所述参考电压到输出的连接的闭合/断开进行切换的开关来连接，所述开关的闭合/断开分别由从所述开关控制电路输出的开关控制信号控制。

根据本发明其他方面的显示装置具有所述数字模拟电路，作为驱动数据线的驱动器。

发明效果

根据本发明可获得以下效果，即：在使用了接收n个输入电压并可输出以2^n-1∶2^n-2∶…∶2⁰的比例对这n个输入电压进行加权平均后的电压的差动放大器的DAC中，相对于输入DAC中的输入电压数m，最大可输出m的n次方个电压等级。

根据本发明，可在液晶显示装置的数据驱动器等多比特化显著的领域中，增大节省面积的效果，并削减成本。

附图说明

图1是本发明第一实施例的数字模拟电路的结构示意图；

图2是本发明中参考电压生成电路(14)的结构例的示意图；

图3是本发明中参考电压生成电路(14)的另一结构例的示意图；

图4(A)是本发明第二实施例中放大电路(13)的结构例的示意图；

图4(B)是示出图4(A)中开关的闭合/断开控制的时序图；

图5(A)是本发明第二实施例中放大电路(13)的另一结构例的示意图；

图5(B)是示出图5(A)中开关的闭合/断开控制的时序图；

图6是本发明第二实施例中译码器(12)的结构例的示意图；

图7是本发明中子译码器(121)的结构例的示意图；

图8是本发明中子译码器(121)的另一结构例的示意图；

图9是本发明中子译码器(121)的另一结构例的示意图；

图10是本发明中的开关控制电路1211、开关电路1212的结构例的示意图；

图11是本发明中的开关控制电路1211、开关电路1212的另一结构例的示意图；

图12是本发明中的开关控制电路1211、开关电路1212的另一结构例的示意图；

图13是本发明中的开关控制电路1211、开关电路1212的另一结构例的示意图；

图14是本发明中的开关控制电路1211、开关电路1212的另一结构例的示意图；

图15是本发明中的开关控制电路1211、开关电路1212的另一结构例的示意图；

图16是本发明中开关电路1212的开关的具体例的示意图；

图17是本发明中开关电路1212的开关的另一具体例的示意图；

图18是本发明中开关电路1212的开关的另一具体例的示意图；

图19(A)是本发明第三实施例中放大电路(13)的结构例的示意图；

图19(B)是示出图19(A)中开关的闭合/断开控制的时序图；

图20(A)是本发明第三实施例中放大电路(13)的另一结构例的示意图；

图20(B)是示出图20(A)中开关的闭合/断开控制的时序图；

图21是本发明第三实施例中译码器(12)的结构例的示意图；

图22是本发明第三实施例中比特组选择电路(122)的结构例的示意图；

图23是本发明第三实施例中的比特组选择电路(122)的时序图；

图24(A)是本发明第四实施例中放大电路(13)的结构例的示意图；

图24(B)是示出图24(A)中开关的闭合/断开控制的时序图；

图25(A)是本发明第四实施例中放大电路(13)的另一结构例的示意图；

图25(B)是示出图25(A)中开关的闭合/断开控制的时序图；

图26是本发明第四实施例中译码器(12)的结构例的示意图；

图27是本发明第四实施例中比特组选择电路(123)的结构例的示意图；

图28是本发明第四实施例中的比特组选择电路(123)的时序图；

图29是本发明第五实施例中的数据驱动器的结构示意图；

图30是本发明第五实施例中的有源矩阵型液晶显示装置的结构示意图；

图31是在本发明中设m＝4、n＝3时参考电压和输出电压的关系示意图；

图32是在本发明中设m＝4、n＝3时参考电压和输出电压的关系示意图；

图33是在本发明的子译码器中设m＝4时的结构例的示意图；

图34是在本发明的子译码器中设m＝8时的结构例的示意图；

图35是在本发明中设m＝4、n＝3时译码器的结构例的示意图；

图36是本发明中的比特组分配例的示意图；

图37是有源矩阵型液晶显示装置的结构示意图；

图38是现有数据驱动器的结构示意图；

图39是非专利文献1中记载的电容阵列+电阻串式DAC的结构示意图；

图40是本发明一个实施例中放大电路(13)的另一结构例的示意图；

图41是本发明一个实施例中放大电路(13)的结构例的示意图；

图42是图40的差动放大电路(131)的结构例的示意图；

图43(A)是本发明实施例中放大电路(13)的另一结构例的示意图；

图43(B)是示出图43(A)中开关的闭合/断开控制的时序图；

图44(A)是本发明实施例中的放大电路(13)的另一结构示例的示意图；

图44(B)是示出图44(A)的开关的闭合/断开控制的时序图；

图45(A)是本发明实施例中放大电路(13)的另一结构例的示意图；

图45(B)是示出图45(A)中开关的闭合/断开控制的时序图；

图46(A)是本发明实施例中放大电路(13)的另一结构例的示意图；

图46(B)是示出图46(A)中开关的闭合/断开控制的时序图。

具体实施方式

下面对用于实施本发明的优选方式进行说明。根据本发明一个实施方式的输出电路(DAC)(11)包括：译码器(选择电路)(12)，从生成电压值互不相同的m(m≥4)个参考电压的参考电压生成电路中输入多个(m个)参考电压，并基于选择信号来选择相同或不同的n个电压并将其输出；放大电路(13)，输入从所述译码器(12)输出的n个参考电压，并从输出端子输出以2^n-1∶2^n-2∶…∶2⁰的比例对所输入的n个电压进行加权平均后的电压。该电路被用作数模转换电路，该数模转换电路将数字数据信号用作选择信号，并输出与数字数据信号相应等级的电压。

在图39所示结构的情况下，如果将参考电压数增加两倍并且不改变放大器的结构，则输出电压等级数的增加将接近两倍。而在本发明中，同样也将参考电压数增加两倍并且不改变放大器的结构时，(2m)ⁿ＝2ⁿ×mⁿ，即输出电压等级数激增2ⁿ倍。

若进行逆向思考，则与图39的结构相比，能够将多比特化时的参考电压的增加抑制得很小，并能够减小电路规模的增加。尤其是在液晶显示装置的数据驱动器等多比特化显著的区域中应用本发明时，能够增大节省面积的效果，并能够削减成本。

根据本发明，放大电路(13)只要是能够输出以2^n-1∶2^n-2∶…∶2⁰的比例对所输入的n个电压进行加权平均后的电压的结构，可以采用任意的结构。

为了便于说明，当假设译码器(12)具有n个选择电压输出端子(T1、T2、…、Tn)，并且从译码器(12)输出的n个电压分别被输出给T1～Tn时，作为放大电路(13)的一个例子，可由下述的结构实现：该放大电路(13)包括：差动放大电路，其输出端和反相输入端(-)与译码器(12)的输出连接；n个开关(第一开关组)，它们的一端分别连接在n个选择电压输出端子(T1、T2、…、Tn)上；n个开关(第二开关组)，连接在n个开关的每个开关的另一端和所述差动放大电路的非反相输入端(+)之间；n个电容，连接在第一开关组和第二开关组的每个连接点与电源之间。

根据本发明一实施方式，可实现下述的结构，即：译码器(12)输入电压值互不相同的m个参考电压，从m个参考电压中可重复地选择n个电压组成组、即组成mⁿ种电压组，并根据选择信号将其中某一组提供给所述n个输出端子T1～Tn，最大可输出mⁿ个互不相同的电压等级。

此时，当将输入的m个(m＝2^K，K为2以上的整数)参考电压设定为等间隔的mⁿ个电压等级中的第{1+(2ⁿ-1)×∑j＝1^K(α_j×2^(j-1)n)}(α₁、α₂、…、α_K是0或1)个等级时，从放大电路(13)输出的电压等级将全部为等间隔。

译码器(12)输入n×k比特(k为2以上的整数)的数字信号和所述m(＝2^K)个参考电压，并包括n个选择电压输出端子和n个子译码器(参照图6的121)，所述n个子译码器分别输入m个参考电压，并基于将所述数字信号以每k个为一组的方式分成n组比特组中的一组数字信号，从所述m个参考电压中输出一个电压。子译码器的n个输出分别与n个选择电压输出端子T1～Tn相连接，基于数字信号来从m个参考电压中选择相同或不同的n个(n≥3)的电压，并将其输出给n个选择电压输出端子T1～Tn。放大电路(13)输入选择到n个选择电压输出端子T1～Tn上的n个电压，并从输出端子输出以2^n-1∶2^n-2∶…∶2⁰的比例对所输入的n个电压进行加权平均后的电压，而且根据输入的所述数字信号，最大可从所述输出端子输出m的n次方个互不相同的电压等级。

另外，子译码器(121)也可以如下构成。输入m个参考电压和由k个数字信号组成的比特组，将该比特组的数字信号表示为B0、B1、…、B(K-1)，将所述比特组的数字信号的反相信号表示为B0B、B1B、…、B(K-1)B。

设定SigN(D、p、q)使其在(p-1)除以2的(q+1)次方的余数小于2的q次方时返回DB(D的反相信号)，除此之外返回D。

当假设w、y分别是整数时(其中，1≤w≤m，0≤y≤K-1)，对于连接m个参考电压和子译码器(121)的一个输出端子的m个路径来说，第w参考电压和输出端子经由k个开关而连接，所述k个开关由k个控制信号sigN(B(0)、w、0)、sigN(B(1)、w、1)、…、sigN(B(y)、w、y)、…、sigN(B(k-1)、w、k-1)分别控制，所述子译码器(121)根据比特组的k比特数字信号，从m个参考电压中选择并输出一个电压。

这里，所述开关可使用下述的NMOS晶体管，在该NMOS晶体管中，向栅极输入数字信号，漏极和源极中的一个构成该开关的输入端，漏极和源极中的另一个构成该开关的输出端。

或者，子译码器(121)也可如下构成。其输入m个参考电压和由k个数字信号组成的比特组，将该比特组的数字信号表示为B0、B1、…、B(K-1)，将该比特组的数字信号的反相信号表示为B0B、B1B、…、B(K-1)B。

设定SigN(D、p、q)使其在(p-1)除以2的(q+1)次方的余数小于2的q次方时返回D，除此之外返回DB(D的反相信号)。

当假设w、y分别是整数时(其中，1≤w≤m，0≤y≤K-1)，对于连接m个参考电压和子译码器(121)的一个输出端子的m个路径来说，第w参考电压和所述输出端子经由k个开关而连接，所述k个开关由k个控制信号sigP(B(0)、w、0)、sigP(B(1)、w、1)、…、sigP(B(y)、w、y)、…、sigP(B(k-1)、w、k-1)分别控制，所述子译码器(121)根据比特组的k比特数字信号，从m个参考电压中选择并输出一个电压。

这里，所述开关可使用下述的PMOS晶体管，在该PMOS晶体管中，向栅极输入数字信号，漏极和源极中的一个构成该开关的输入端，漏极和源极中的另一个构成该开关的输出端。

在本发明的另一实施方式中，子译码器(121)输入m个参考电压和由k个数字信号组成的比特组，并包括：一个输出端子；从m个参考电压中选择一个电压的开关电路；以及开关控制电路(图9的1211)，其根据比特组的k比特数字信号来输出控制信号，该控制信号对从所述m个参考电压中选择一个电压的开关电路(1212)进行控制；该子译码器(121)根据所述比特组的k比特数字信号，从所述m个参考电压中选择一个电压并将其输出。

在该实施方式中，开关控制电路(1211)输入比特组的k比特数字信号，并包括所输入的信号的逻辑互不相同的2^k个逻辑电路，所述逻辑电路按照比特组的每一比特输入数字信号或其反相信号，并只有在所输入的k个信号全部为1或全部为0时，才输出使开关闭合的信号。在开关电路(1212)中，连接所述m个参考电压和所述子译码器(121)的输出的m个路径经由对从所述参考电压到输出的连接的闭合/断开进行切换的开关而连接，所述开关分别由从开关控制电路(1211)输出的开关控制信号控制。

此外，在该实施方式中，将所输入的k个数字信号分割为分别包含两个以上数字信号的U个子比特组，并将开关控制电路(1211)的逻辑电路替换为U个逻辑电路，所述U个逻辑电路分别输入所述子比特组，并只有在所述输入的子比特组的信号全部为1或全部为0时，才输出使开关闭合的信号。另外，用分别串联U个的开关组替换所述开关电路中的、对从所述参考电压到输出的连接的闭合/断开进行切换的开关。U个开关也可以构成为由所述U个逻辑电路输出的开关控制信号分别控制的结构。

另外，作为本发明显示装置的一个实施方式也可以如下：所述译码器(12)接收来自生成多个电压等级的灰度电压生成电路的多个电压等级来作为所述多个参考电压，并输入数字视频数据来作为所述选择信号，所述放大电路(13)构成接收译码器(12)电路的输出、并驱动数据线的驱动电路。

实施例

下面参照附图对本发明的实施例进行详细说明。图1是用于说明本发明一个实施例涉及的数模转换器(DAC)的结构的图。参照图1，DAC(11)输入由参考电压生成电路(14)生成的m个不同的参考电压，可基于数字信号来输出最多为m的n次方个的电压等级，并输出从中选择的电压。

DAC(11)包括译码器(12)和放大电路(13)，译码器(12)输入m个不同的参考电压，并能够基于选择信号来输出最多为m的n次方个的组合电压。放大电路(13)输出以2^n-1∶2^n-2∶…∶2⁰的比例对译码器(12)输出的n个电压进行加权平均后的电压。

参考电压生成电路(14)可以使用图2或图3所示的电阻串等。参照图2，向电阻串(141)的两端输入电压V_refH、V_refL，并能够从各电阻之间的接头取出参考电压。图3的结构是在各个接头上附加缓冲器(电压跟随器)(142)以便以大的驱动能力取出参考电压的结构。

如果将输入给译码器(12)的m个(m＝2^K，K为2以上的整数)参考电压设定为等间隔的mⁿ个电压等级中的第{1+(2ⁿ-1)×∑j＝1^K(α_j×2^(j-1)n)}(其中α₁、α₂、…、α_K是0或1)个等级，则从放大电路(13)输出的mⁿ个电压等级将均为等间隔。对此将在下面示出。

首先，如果将等间隔的mⁿ个(＝2^Kn个)相邻的相等电压间隔设为V，则参考电压V_ref由下式(1)表示。