光刻规则物理验证工具实现

摘要

随着IC制造技术的迅猛发展，芯片的特征尺寸不断的缩小，越来越多的分辨率提高技术(RET)被用于研磨版的制造，这些技术大大提高了研磨版的复杂度，也增加了版图物理验证的难度，在65nm及更先进的工艺中，传统的物理验证规则已经无法保证最终的良率。 因此，在整个设计流程中需要加入光刻规则验证。光刻规则验证主要是为了保证经过RET修正后的版图，经过曝光后，wafer上的图形的变形和设计版图在一定允许的范围之内。 本文中，我们采用现有的Synopsys Hercules物理验证工具，利用物理验证工具的图形处理能力和版图模拟能力，实现了所有的光刻规则。并且基于实际的chip，分析了光刻规则在实际设计流程中的瓶颈：1)运行时间长，版图模拟时间长2)内存消耗大。 本文，对于这两个瓶颈，本文提出利用测试矢量的方式，在设计版图的关键尺寸和关键区域插入测试矢量，并且只模拟这些区域的版图，以减少版图模拟的时间，优化了整个光刻规则的实现。 对于运行时间的优化，本文讨论了面向设计的光刻验证的实现流程。针对版图中的RAM和ASIC部分，采用不同的验证流程，有效的降低了光刻验证的时间开销。 这两点可以有效的降低光刻验证的运行时间，使光刻规则被用于整个物理设计流程成为可能。 本文，不但实现了一般光刻情况下光刻规则，而且利用测试矢量的方式实现了工艺窗口的验证规则，可用于验证版图中图形工艺窗口的大小。