高效率相位调制器

摘要

论文主要涉及用于LINC(Linear Amplification using Nonlinear Components)发射器的高效率相位调制器的主要指标的研究和在CMOS65nm工艺下的芯片及版图设计。论文中构建了包括发射器所有主要模块,比如相位调制器和功率放大器在内的系统级仿真模型。利用这一模型,我们得出了相位调制器特性和整个系统性能之间的关系。这一关系随后被用来从3GPP系统标准中得出相位调制器的几个关键设计指标。接着,论文提出了一种用于信号调制和发射器功率控制的崭新概念,并通过对一些关键参数的仿真验证了这一概念的可行性。同时也估测了对基带输入信号带宽的要求。
　　 系统级研究表明这一新的体系结构确实可工作为高效率的LINC发射器。此外,系统可以容忍一定的由于两条PA通路电学长度不同所引起的相位误差。当相位调制器的输出功率足够高时,由于工作在压缩区的功率放大器的使用,它们本身的特性就会限制由于幅度失配造成的不利影响。
　　 在电路级,细致的效率分析、性能比较和仿真结果都指向了使用一种崭新的采用Class-B输入的基于开关跨导型混频器的相位调制器这一结论。仿真结果表明,该相位调制器可以在输出高功率的情况下达到较高的效率。其它参数例如带内带外噪声等同样也满足设计指标。同时论文中也给出了其它相关电路比如电压-电流转换器和除2分频器的仿真结果。
　　 为了测试高效率相位调制器以及LINC发射器的性能,两种测试芯片已在CMOS65nm下流片完成。最后提出了对将来工作的一些建议。