FPGA互连结构评估系统研究与实现

摘要

随着现场可编程门阵列FPGA技术的发展，在其应用日益广泛的同时，结构设计也愈加复杂，而互连资源又因其占据了芯片中大部分的面积与信号延时而成为了决定FPGA整体时序性能与面积开销的关键。在当今设计人员已无法凭经验或直觉来判断互连结构优劣的情况下，如何对其性能与面积进行准确高效的评估并进一步指导结构设计就成为了国内外学术研究的热点。因此本论文对于FPGA互连结构建模与评估方法的研究具有重要的理论与实用价值。
　　目前学术界对于FPGA互连资源设计的评估方法主要分为CAD软件实测与建立分析模型预测两种策略，前者评估准确但相当耗时，后者特点则刚好与之相反。在评估对象方面，目前的学术研究基本都是针对简单的连接盒/开关盒模型以及仅包含单一种类互连线的结构，与现代主流商用芯片的互连结构相去甚远。
　　通过总结国内外研究现状，本文提出并实现了一套以基于通用互联矩阵GRM的现代FPGA互连结构为研究对象，以其时序性能及面积开销为评估目标的互连结构软件评估系统，并且首次将CAD软件流程与模型评估这两种截然不同的评估方法有机结合为一个整体。
　　CAD流程包含了打包，布局与布线模块，并以测试电路在目标结构上实现后的关键路径延时作为性能指标。与此同时，我们根据结构评估的需求提出了一种全新的结构驱动布线算法，不但以一种基于MUX的由底向上的布线资源图构建方法来支持GRM互连结构，还在时序优化算法的基础上加入了结构驱动的考虑。实验表明它能有效提高互连资源的利用效率，对六倍线与长线的利用率分别提高了6％与8％。
　　在评估建模方面，本文提出了一个基于信号平均跳跃次数的统计评估模型AHSM，能根据互连线种类、数目及驱动关系等参数从本质上反映出互连结构对信号的传播能力。实验表明，该模型针对各类结构的时序性能预测结果与CAD实测数据有良好的一致性，而耗费的时间可忽略不计。通过AHSM模型对数百种互连结构设计进行快速的性能评估，总结出了引导性的时序与而积综合性能评价指标Hop2～3Area，从中筛选出的优良结构也证明了多种互连线的合理搭配以及折线的引入将是未来互连结构设计的发展趋势。