面向嵌入式CPU的高密度寄存器堆设计技术研究

摘要

多端口寄存器堆由于可以实现快速、多个、并行的读写操作，所以对于指令并行性要求很高的现代处理器来说不可或缺，寄存器堆已经成为了各类尤其是嵌入式处理器中的关键模块。
　　寄存器堆设计是存储器设计中的一个研究方向。高密度寄存器堆作为中央处理器中的一个关键模块，处于处理器片内，其在存储层次中也位于最顶层，寄存器堆的面积、速度、功耗等指标均对处理器有较大的影响。相比于静态随机存储器(SRAM)、动态随机存储器(DRAM)等存储系统，它具有存储容量更小，访问速度更快，要求同时可访问的端口更多的特点。
　　本文的研究就是面向嵌入式CPU的应用需求，以寄存器堆为研究对象，深入探索其小面积、低功耗与高性能的实现方案，最终设计并实现了三款不同规格的寄存器堆。这三款寄存器堆规格不同、实现方案不一，所采用的设计方法以及设计中的折衷考虑对寄存器堆的研究工作非常有参考价值与借鉴意义。其出色的面积、功耗、速度实现结果不仅满足了当前嵌入式处理器的应用需求，而且为处理器整体设计带来了更多的选择余地。

目录

摘要

英文缩写说明

图目录

第一章 引言

1．1 寄存器堆研究背景

1．2 寄存器堆设计方法

1．3 本文主要工作与内容安排

第二章 基于单端读位线、伪差分放大技术的寄存器堆研究与实现

2．1 TSMC65_64×32_V102设计初衷与总体结构

2．2 关键模块设计与优化

2．2．1 全对称可共享存储单元

2．2．2 伪差分放大结构

2．2．3 高速时序产生与控制

2．3 TSMC65_64×32_V102芯片验证与测试

2．3．1 芯片验证

2．3．2 测试结果与比较

2．4 小结

第三章 基于位线分割、动态单位线读出的寄存器堆研究与实现

3．1 SMlC65_32×32_V203总体结构

3．2 关键模块设计

3．2．1 存储单元结构

3．2．2 译码与控制结构

3．2．3 数据读出通路

3．3 SMIC65_32×32_V203芯片验证与测试

3．3．1 芯片验证

3．3．2 测试结果与比较

3．4 小结

第四章 基于字线双泵技术的极小面积、低功耗寄存器堆研究与实现

4．1 SMIC65_32×32_V103设计初衷与总体结构

4．2 关键模块设计与优化

4．2．1 高鲁棒性存储单元结构

4．2．2 混合数据输出通路

4．2．3 时序重组与时间借用

4．2．4 其他关键模块

4．3 SMIC65_32×32_V103芯片验证与测试

4．3．1 芯片验证

4．3．2 测试结果与比较

4．4 小结

第五章 寄存器堆测试方案

5．1 测试原理

5．2 测试设备与测试板

5．2．1 测试设备

5．2．2 PCB测试开发版

5．3 具体测试方法

5．3．1 功能测试

5．3．2 性能测试

5．3．3 功耗测试

5．4 小结

第六章 总结与展望

参考文献

硕士期间发表的论文和专利

致谢

声明