摘要
第一章 引言
1.1 FPGA简介
1.2 FPGA的CAD软件系统
1.3 本文主要工作
1.4 论文组织结构
第二章 研究背景
2.1 静态时序分析工具简介
2.1.1 Timing Analyzer
2.1.2 TimeQuest Timing Analysis
2.1.3 PrimeTime
2.1.4 Encounter Timing System
2.2 本章小结
第三章 FPGA的静态时序分析
3.1 FPGA的电路结构建模
3.1.1 FPGA的基本架构
3.1.2 FPGA可编程逻辑单元建模
3.1.3 FPGA可编程互连单元建模
3.2 延时计算
3.2.1 互连线网延时
3.2.2 关键路径延时
3.3 软件系统简介
3.4 本章小结
第四章 FPGA的互连资源时序库
4.1 STA互连资源时序库
4.2 建立STA互连资源时序库
4.3 本章小结
第五章 实验结果
5.1 STA模块的自动化测试
5.2 STA分析结果与HSpice对比
第六章 总结与展望
6.1 工作总结
6.2 工作展望
参考文献
致谢
声明