文摘
英文文摘
第一章绪论
1.1课题背景及来源
1.2并行计算机的发展状况
1.2.1微处理器设计趋势
1.2.2共享内存多处理的发展
1.3论文的内容和意义
1.4设计思路和实现手段
1.5论文结构安排
第二章“龙腾R1”的总线接口单元
2.1“龙腾R1”的整体结构
2.2 PowerPC总线接口协议
2.2.1接口信号的介绍
2.2.2总线状态和总线周期
2.2.3“龙腾R1”总线的特点
2.3总线接口单元的实现
2.3.1指令预处理部分
2.3.2地址总线处理部分
2.3.3数据总线处理部分
2.3.4数据后处理部分
第三章SMP的高速缓存一致性
3.1对称多处理器
3.2存储一致性
3.2.1顺序一致性
3.2.2弱一致性
3.3高速缓存的一致性
3.3.1高速缓存一致性问题
3.3.2总线侦听
3.4总线侦听协议
3.4.1三态(MSI)同写作废协议
3.4.2四态(MESI)同写作废协议
3.4.3二态(Ⅵ)写穿作废协议
3.4.4四态(Dragon)同写更新协议
第四章“龙腾R1SMP”的数据Cache
4.1数据Cache的设计需求
4.1.1数据Cache的结构
4.1.2数据Cache的组织方式
4.1.3数据Cache的策略
4.2数据Cache的实现
4.2.1数据Cache控制模块
4.2.2数据Cache操作模块
4.3数据Cache的监听控制
4.3.1总线端监听判断
4.3.2总线端控制状态机
第五章SMP仿真
5.1数据Cache和BIU的仿真
5.1.1功能仿真模型
5.1.2内部测试函数
5.1.2仿真的测试点和结果
5.2 SMP 仿真
5.2.1仿真模型
5.2.2仿真激励和结果
第六章总结和扩展
6.1论文总结
6.2扩展设想
6.2.1高速缓存层次扩展
6.2.2数据Cache写策略扩展
6.2.3数据Cache一致性协议扩展
致 谢
参考文献
西北工业大学学位论文知识产权声明书及原创性声明
